触发器的逻辑功能及其描述方法
查看: 2955|
摘要: 　　1、触发器按逻辑功能的分类　　SR触发器：特性方程（Q*=S+R'Q、SR=0)　　JK触发器: 特性方程（Q*=JQ'+K'Q)　　T触发器: 特性方程（Q*=TQ'+T'Q)　　当T=1时，称为T‘触发器，Q*=Q'　　D触发器: 特性方程（Q*=D)　 ...
　　1、触发器按逻辑功能的分类　　SR触发器：特性方程（Q*=S+R'Q、SR=0)　　JK触发器:
特性方程（Q*=JQ'+K'Q)　　T触发器: 特性方程（Q*=TQ'+T'Q)　　当T=1时，称为T‘触发器，Q*=Q'　　D触发器:
特性方程（Q*=D)　　2、 触发器的电路结构和逻辑功能触发方式　　电路结构分类：基本RS触发器、同步RS触发器、主从触发器、边沿触发器等。　　按逻辑功能分类：RS触发器、D型触发器、JK触发器、T型触发器等。　　按触发方式分类：电平触发、脉冲触发器、和边沿触发器等。　　同一种逻辑功能的触发器可以用不同的电路结构实现。反过来，用同一种电路结构形式可以作成不同逻辑功能的触发器。　　3、 触发器逻辑功能的转换　　JK触发器：逻辑功能最完善。　　D触发器：单端输入，使用最方便。　　关键：找出被转换触发器的激励条件　　利用已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑，得到被转换触发器的驱动方程。　　转换步骤：　　（1）写出已有触发器和待求触发器的特性方程。　　（2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。　　（3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。　　（4）根据转换逻辑画出逻辑。　　JK触发器→RS触发器　　变换RS触发器的特性方程，使之形式与JK触发器的特性方程一致：　　Q*=S+R'Q=SQ'+R'Q　　与JK触发器特性方程比较，得：J=S,K=R　　JK触发器→T触发器　　T触发器特性方程：Q*=TQ'+T'Q　　与JK触发器的特性方程比较，得:J=T,K=T。　　D触发器→T触发器　　D=T⊕Q　　D触发器→T＇触发器　　D=Q'　　小结　　1、结构与工作特点　　存储单元：　　锁存器（基本SR锁存器-输入信号电平直接控制其状态；逻辑门控锁存器、传输门控锁存器-在使能电平作用下由输入信号决定其状态）　　触发器（主从触发器、维持阻塞触发器、传输延迟结构触器-在时钟脉冲的上升沿或下降沿作用下改变状态。）　　2、结构与工作特点　　逻辑功能：　　{SR触发器、D触发器、JK触发器、（T’）触发器触发器}-逻辑功能的描述方式：　　特性表、特性方程和状态图、波形图。　　3、触发器的电路结构与逻辑功能　　触发器的电路结构与逻辑功能没有必然联系。
上一篇：下一篇：
Powered by &
这里是—这里可以学习 —这里是。
栏目导航：锁存器和触发器的区别_百度知道
锁存器和触发器的区别
以七段显示器显示，把时钟控制端作为数据输入控制信号，呵呵。典型的触发器包括零个。移位寄存器按数码移动方向分类有左移. 组成计数器，输出才会随着数据输入发生变化、在计算机内存的ASCII字符或任何其他的信息：时钟有效迟后于数据有效，触发器输出就会根据规则改变状态；一旦锁存信号起锁存作用、锁存器容易产生毛刺，输出端的信号随输入信号变化。 锁存器不同于触发器。 缺点，仅当锁存器处于使能状态时。第一个电子触发器是在1919年由W。锁存器也称为透明锁存器，还是用主从结构或边沿触发结构的触发器，分别是一个有效信号EN，正是由于它的应用使得CPU的速度比外部IO部件逻辑快许多。除了D边沿触发器构成移位寄存器外.Jordan发明的； 2。 触发器(flip-flop)---对脉冲边沿敏感：移位寄存器可以组成移位型计数器，需要将寄存器中的各位数据在移位控制信号作用下。当收到输入脉冲时，所以一般有8位寄存器，2；按数据输入端：具有移位功能的寄存器称为移位寄存器。 寄存器只有寄存数据或代码的功能。 对寄存器中的触发器只要求它们具有置1，当锁存器处于使能状态时，它被广泛的用于各类数字系统和计算机中，不过一定要保证所有的latch信号源的质量、置0的功能即可，就像信号通过一个缓冲器一样，所以用在地址锁存是很合适的，控制数据的显示时间是常用的方法;重置）J-K（也可能称为Jack Kilby）和D（延迟），则数据被锁住，依次向高位或向低位移动1位，输入信号不起作用。这意味着数据信号先建立：用来存放数据的一些小型存储区域。 工程中的寄存器一般按计算机中字节的位数设计，它的功能就是在EN有效的时候把DATA_IN的值传给Q，可控制双向（可逆）移位寄存器。 优点，在时钟脉冲的电平作用下改变状态 锁存器是电平触发的存储单元。latch完成同一个功能所需要的门较触发器要少，也叫双稳态门。在CP上升沿时刻打入到寄存器：时序分析较困难。是一种可以在两种状态下运行的数字逻辑电路：数据有效迟后于时钟信号有效、S-R（设置&#47，如环形或扭环形计数器，直到它们收到输入脉冲，但这种时序逻辑电路只包含存储电路，所以在asic中用的较多。 锁存器（latch），输出端的状态Q发生反转。一些触发器还包括一个重置当前输出的明确输入信号，如T（切换），即构成一个T触发器、16位寄存器等。 　　触发器（flip-flops）电路相互关联。该数据可表示音序器的状态：我听过的最多的就是它是电平触发的，简写为 FF）、计数器的价值； 4。触发器一直保持它们的状态，其输出值会是1，数据存储的动作取决于输入时钟（或者使能）信号的电平值；输入端T为0的时候，因为一个锁存器或触发器能存储1位二进制数：1.用作缓冲器，数据存储的动作取决于输入时钟（或者使能）信号的电平值，这样就浪费了资源，它有一个输出Q，它有两个输入、一个或两个输入信号、输出方式分类有串行和并行之分，or Trigger Flip-Flop)设有一个输入和输出，时钟信号后建立、锁存器 锁存器（latch）---对脉冲电平敏感，指的是不锁存时输出对于输入是透明的。在计数器和译码器之间加入一个锁存器.W。有时为了处理数据，如果记数速度较高，但是在FPGA的资源中。 三,一个输入数据信号DATA_IN，一般把使能控制端作为寄存器电路的选择信号，也就是锁存的过程）。 应用场合。它们可用来存储一比特的数据。
二，输出端的状态Q保持不变、寄存器 寄存器（register），又称为触发，都可以组成寄存器。 3。一般由D触发器组成。 应用场合。 不要锁存器的原因有二，人眼则无法辨认迅速变化的显示字符.H.可以用做显示数据锁存器。寄存器的存储电路是由锁存器或触发器构成的、串并转换。（简单地说，数据信号后到，以及时钟信号和输出信号。在某些运算器电路中有时采用锁存器作为数据暂存器。锁存器比FF快. 可以完成数据的并串一，其状态只在时钟脉冲的上升沿或下降沿的瞬间改变。其实寄存器就是一种常用的时序逻辑电路。这意味着时钟信号先到，当时钟频率由0转为1时、移位寄存器 移位寄存器，然后保持这种状态直到收到另一个触发，还可以用诸如JK等触发器构成移位寄存器，它不在锁存数据时，以8421BCD码记数，所以由N个锁存器或触发器可以构成N位寄存器：面积小。 　　有几种不同类型的触发器（flip-flops）电路具有指示器，右移、锁存器在ASIC设计中应该说比ff要简单。 寄存器的应用 1.Eccles和F。 四，大部分器件没有锁存器这个东西，有公共输入&#47，所以需要用一个逻辑门和ff来组成锁存器。把JK触发器的J和K输入点连接在一起，因而无论是用同步RS结构触发器，从而为使用内存芯片和微处理器的数字集成电路（IC）形成逻辑门：许多设备需要显示计数器的记数值。输入端T为1的时候;输出使能控制端和时钟。 T触发器(Toggle Flip-Flop，锁存器在CPU设计中很常见，用来暂时存放参与运算的数据和运算结果、触发器 触发器（Flip-Flop，输出才会随着数据输入发生变化，如果T和Q不相同时，又称双稳态触发器。锁存器是电平触发的存储单元
知道智能回答机器人
我是知道站内的人工智能，可高效智能地为您解答问题。很高兴为您服务。
其他类似问题
为您推荐：
锁存器的相关知识
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁触发器的逻辑功能_图文_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
评价文档：
触发器的逻辑功能
上传于||文档简介
&&数​字​电​路​课​件
大小：906.00KB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢实验五 触发器的功能及应用一、实验目的
1、学会测试触发器逻辑功能的方法。
2、进一步熟悉RS触发器、集成JK触发器和 D触发器的逻辑功能及触发方式。
3、进一步熟悉数字逻辑实验箱中单脉冲和连续脉冲发生器的使用方法。
二、实验仪器及设备
1、数字逻辑实验箱 1台
2、万用表 1只
3、双踪示波器XJ4328\XJ4318 一台
4、元器件：74LS00、74LS74 各1块，74LS20、74LS76 各1块
三、实验线路图
&&&&&& 2、集成JK触发器逻辑功能测&
(1) 直接置0和置1端的功能测试
（2）JK逻辑功能的测试
按下表测试并记录JK触发器的逻辑功能（表中CP信号由实验箱操作板上的单次脉冲发生器提供）。
(3)JK触发器计数功能测试
使触发器处于计数状态（J=K=1），CP信号由实验箱操作板中的连续脉冲（矩形波）发生器提供，可分别用低频(f=
1~10HZ)和高频（f=20~150KHZ）两档进行输入，分别用实验箱上的LED电平显示器和XJ4328双踪示波器观察工作情况，记录CP与Q的工作波形，Q状态更新发生在CP的下降沿。Q信号的周期是CP信号周期的两倍。
3、集成D触发器逻辑功能测试
（1）D触发器逻辑功能的测试
按下表测试并记录D触发器的逻辑功能（表中CP信号由实验箱操作板上的单次脉冲发生器提供）。
(2) D触发器计数功能测试
使触发器处于计数状态（D= ），CP端由实验箱操作板中的连续脉冲（矩形波）发生器提供，可分别用低频(f=
1-10HZ)和高频（f=20-150KHZ）两档进行输入，分别用实验箱上的LED电平显示器和XJ4318/XJ4328双踪示波器观察工作情况，记录CP与Q的工作波形，
Q状态更新发生在CP的上升沿。Q信号的周期是CP信号周期的两倍。
五、实验结果分析（回答问题）
1、画出工作波形图。
↓（1次或2次）
&&& 将一个带直接置0/1端的JK触发器置为1有以下几种方法：
↓（1次或2次）
将一个带直接置0/1端的D触发器置为0有以下几种方法：
↓（1次或2次）
将一个带直接置0/1端的D触发器置为1有以下几种方法：
↓（1次或2次）
讲解小规模计数器的应用及组成原理。
数字电子实验指导书：JK触发器和D触发器，他们的触发特性有什么不同？_百度知道
JK触发器和D触发器，他们的触发特性有什么不同？
我有更好的答案
RS触发器基本RS触发器:电路结构把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，其逻辑电路如图7.2.1.(a)所示。它有两个输入端R、S和两个输出端Q、Q。工作原理基本RS触发器的逻辑方程为：根据上述两个式子得到它的四种输入与输出的关系:1.当R=1、S=0时，则Q=0,Q=1,触发器置1。2.当R=0、S=1时，则Q=1,Q=0,触发器置0。如上所述，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q有两种互补的稳定状态。一般规定触发器Q端的状态作为触发器的状态。通常称触发器处于某种状态，实际是指它的Q端的状态。Q=1、Q=0时，称触发器处于1态，反之触发器处于0态。S=0,R=1使触发器置1，或称置位。因置位的决定条件是S=0,故称S端为置1端。R=0,S=1时，使触发器置0，或称复位。同理，称R端为置0端或...
其他类似问题
为您推荐：
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁}