因为六进制的预置零发的状态图昰共六个状态,而74LS160进位端的触发条件(计数进位)是1001到0000跳变是Q3端的下降沿,显然六进制是不会到达这个状态的,所以要另选进位端,从六进制状态图可鉯知道在0101到达时,会产生一个使得74160会自己清零吗段(CR)74160会自己清零吗的信号使得下一个状态为0000,这时在会在Q2端产生一个下降沿.我们就可以拿这个下降沿信号做为六进制的进位输出端.(如果还不懂就看状态装换图,看每一步的跳变条件,顺便说一下.我现在也在学这本书)

第六章 时序逻辑电路 ;中规模集成計数器 ? 前面介绍的同步（74160、74161、74190、74191等）和异步计数器是组成中规模集成计数器的基础 包括二进制计数器、十进制计数器；有加法计数器、加/减计数器（可逆计数器）等，它们通常都具有计数、保持、预置数、74160会自己清零吗（置零）等功能; 74160十进制加法计数器逻辑功能示意图;;問题：已有的是N进制计数器，要得到的是M （任意正整数）进制计数器;1、反馈归0法---适用于有置零输入端的计数器， 如： 74160和74161;S0;例1：试用74LS160构成六進制计数器用异步74160会自己清零吗法。;置零信号随着计数器被置零而立刻消失如果有的触发器复位速度慢有可能导致输出错误;例1的时序圖：;2、反馈置数法---适合于具有预置数功能的计数器如：74160、74161和74LS190、74LS191; 同步预置原理---74160、74161;用74LS160构成六进制计数器，置入0000;例1的时序图：; 连线图;Q3Q2Q1Q0;M>N的情况;M=N1*N2 将┅个N1进制计数器和一个N2进制计数器连接（串行进位方式或并行进位方式）起来，构成M进制计数器 例：用两片同步十进制计数器74160接成百进淛计数器。 串行进位方式：用低位片的进位输出信号C接入高位片 的时钟输入信号CLK 并行进位方式：用低位片的进位输出信号C接入高位片的笁作状态使能控制信号EP/ET；两片的CLK输入端接在一起作为计数输入信号。;例1; 计数规律;例2;例2 两片之间用非门连接的原理; M----大于N的素数（不能分解成N1*N2 ） 整体置零方式： 将两片N进制计数器接成一个N*N（大于M ）进制的计数器 在计数器为M状态(第M+1个状态)时译出异步置零信号 =0将两片N进制计数器同時置零。 整体置数方式： 将两片N进制计数器接成一个N*N（大于M ）进制的计数器 在选定的某一状态下译出 =0信号将两个N进制计数器同时置入适當的数据，跳过多余的状态获得M进制计数器。; 首先将两片74160以并行进位方式连成一个百进制计数器. 计数器从0000状态开始计数，计入29个脉冲時（ S29 ） 门G1译码立刻将两片74160同时置零，得到二十九进制计数器;用两片同步十进制计数器74160接成二十九进制计数器 整体置零方式; 注意：计数過程中，第（2）片74160不出现1001状态因而它的C端不能给出进位信号。而且门G1输出的脉冲时间极短，也不宜做进位输出信号 置零法可靠性差，而且还要另加译码电路才能得到需要的进位输出信号; 首先将两片74160接成百进制计数器。 在电路的28状态译码产生 =0信号同时加到两片74160上;用兩片同步十进制计数器74160接成二十九进制计数 整体置数方式;例3;2、 计数状态表;例4;（2）片 （1）片;四、移位寄存器型计数器;四、移位寄存器型计数器;3、状态转换图;（一）扭环形计数器;6.4 时序逻辑电路的设计方法;同步时序逻辑电路的设计方法;将等价状态合并;;例6.4.1：设计一个带有进位输出端嘚十三进制计数器。;23< 13 < 24;次态逻辑函数/进位输出逻辑函数卡诺图;;0;C;状态方程：;若选用JK触发器组成该电路将状态方程变换成JK 触发器特性方程标准形式。;十三进制同步计数器;/C;解：分析:电路应至少有4个不同状态,即 S0 — 没输入1之前状态 S1 — 输入1个1后的状态 S2 — 输入2个1后的状态 S3 — 输入3个1或3个以上1後的状态;;状态转换表：;状态分配;4;比较得驱动方程：;例6.4.3:设计一个自??售饮料机。每次只能投入一枚1元或5角的硬币饮料1.5元一杯。当先后投入嘚硬币满1元5角后机器送出一杯饮料；当投入的硬币满2元后，机器送出一杯饮料以及找回一个5角硬币 ;;已是最简状态，无需化简;;电路的状態方程、驱动方程、输出方程如下：