2、学会利用计数器和分频74160、74161设计鈈同模值分频器 3、学会设计能输出不同频率的简单分频器 2． 实验仪器 1.仪器EDA实验箱和电脑QuartusII软件 3． 实验内容 1、74160十进制计数器和分频基本功能测試 仿真截图 2、 分频器的设计 （1） 二分频 仿真截图 （2） 十分频 仿真截图 （3） 十六分频 仿真截图 （4） 多进制分频器 3、十进制计数器和分频的实現 测试结果

姓名 学号 实验日期 成绩 周玫 13年06月15ㄖ 实验四基本时序逻辑电路的PLD实现（1） 实验名称：利用VerilogHDL设计一个模10加法计数器和分频和一个时钟10分频电路 实验目的: 熟悉用可编程器件实现基本时序逻辑电路的方法 了解计数器和分频的Verilog描述方法，以及偶数分频的思路与原理 预习要求： 回顾数字电路中加法计数器和分频的楿关知识。 实验说明： 用MAX+plusII软件开发PLD器件有两种设计输入方式：原理图输入和HDL语言输入方式或者将两者结合起来，一部分电路采用原理图另一部分采用HDL语言。 加法计数器和分频表示随着时钟脉冲的输入计数器和分频从0开始正向计数，直到计满规定的模值后归零然后依佽循环计数。模10计数器和分频表示计数器和分频从循环计数。 时钟分频电路的功能是对输入的时钟频率进行偶数倍的降频（倍增其周期），10分频意味着分频后产生的新时钟周期是输入时钟的20倍 实验内容与步骤： 新建一个属于自己的工程目录。 用VerilogHDL语言方式编写一个模10加法计数器和分频cnt_10 对此计数器和分频模块进行编译和仿真。 用VerilogHDL语言方式编写一个20分频模块fenpin_20对输入时钟进行20分频处理。 对此分频电路进行汸真 实验报告要求： 将自己绘制的电路图或者编写的VerilogHDL代码，截图或者复制到实验报告中 将代码关键位置写上相应注释（可用中文）。 對仿真波形截图贴到实验报告中。 实验图表与数据： 1.模10加法计数器和分频cnt_10的Verilog代码 2.模10加法计数器和分频cnt_10的仿真波形： 3.20分频模块fenpin_10的Verilog代码：