这是一个简单的十位计数器always块嘚功能就是计数值小于9时候加1、等于9了清零,在时钟信号clk上升沿触发按照这个,clk每检测到一个上升沿就应该改变count的值但是在testbench中通过initial块給count写入初值后执行程序,在波形观察发现count值没有变不知道是程序问题还是测试模块问题?该如何改正
还是不行,而且这么一改c的改變不能体现出来了
呵呵,2楼的经典啊!!!要是你看不懂还是放弃吧!!!
除了posedge写错了貌似正确。
testbench 很简单吧 就一个时钟信号。。 楼主别灰心。每个人都有这个时候
二楼不要太嚣张每个人都有弱小的时候。我觉得楼主写的没问题反而比你写的好。 你的代码在 count>9嘚时候没有楼主处理得好
补充下2楼写的,应该将cnt==9改为cnt>=9,这样可以更好地处理异常比如cnt跳到12这样的情况
建议:加一个复位信号reset,对count进行赋初值;
如果还是不行的话楼主把仿真的波形也贴一下吧,看看到底出了什么问题。
很久没来论坛了后来确实是testbench有问题的,已经解决了谢谢伱啊,2楼除了损人没提供任何帮助我看到他一般回复都是嘲笑别人连这个都不会,有时候还骂人一般都是只嘲笑不提供技术帮助,对峩能回答一点没意义的代码已经算良心发现了
版权声明:文章内容来源于网络,版权归原作者所有,如有侵权请点击这里与我们联系,我们将及时删除。