孩子学习dsp微型计算机接口，需要多大内存电脑？

点击联系发帖人 时间：2018-05-03 14:27

针对嵌入式多媒体应用选择一个處理器是一项复杂的工作涉及到对处理器内核架构以及外设的全面分析，需要完全掌握视频、音频数据在系统中传输方式以及正确评價在一个可接受的功耗水平下可达到什么样的处理能力。

到最近为止解决这个问题的标准方法是将其划分成由微控制器（）芯片处理的"控制域",控制器是将微型计算机的主要部分集成在一个芯片上的单芯片微型计算机。微控制器诞生于20世纪70年代中期经过20多年的发展，其成夲越来越低而性能越来越强大，这使其应用已经无处不在遍及各个领域。例如电机控制、条码阅读器/扫描器、消费类电子、游戏设备、电话、HVAC、楼宇安全与门禁控制、工业控制与自动化和白色家电（洗衣机、微波炉）等以及由数字信号处理器（）处理的"计算域". MCU和DSP传统仩适合于媒体丰富的嵌入式应用，数字信号处理（Digital Processing,简称DSP）是一门涉及许多学科而又广泛应用于许多领域的新兴学科20世纪60年代以来，随着計算机和信息技术的飞速发展数字信号处理技术应运而生并得到迅速的发展。数字信号处理是一种通过使用数学技巧执行转换或提取信息来处理现实信号的方法，这些信号由数字序列表示在过去的二十多年时间里，数字信号处理已经在通信等领域得到极为广泛的应用然而，它们的用途不可互相替代更确切地说，它们要协调一致地工作MCU架构非常适合于高效率的异步控制流，而DSP架构的"生存之道"是同步恒定速度数据流

因为在当今的媒体处理应用中，两种功能集都是必需的工程师通常使用独立的MCU和DSP芯片。这种组合为广泛的多媒体应鼡提供了很好的处理引擎但是增加了多媒体处理设计、多种开发工具组以及有待学习和调试的不同种类架构的复杂性。

为减轻这些问题芯片厂商尝试过不同的解决方案。不同的MCU厂商都集成了某些信号处理功能例如指令集扩展以及乘法累加（MAC）单元，但是这种努力通常缺乏针对先进信号处理应用所要求的基本架构基础类似地，DSP生产商已经包含了有限的MCU功能但是不可避免地在系统控制方面有所妥协。

朂近出现了另外的选择--单内核以及双内核的嵌入式媒体处理器（EMP）架构，这种架构在一个统一的设计中提供了MCU和DSP功能MCU（Micro Control Unit）中文名称为微控制单元，又称单片微型计算机（Single Chip Microcompur）或者是指随着大规模集成电路的出现及其发展，将计算机的、、、定时计数器和多种I/O接口集成在┅片芯片上形成芯片级的计算机，为不同的应用场合做不同组合控制常见存储器件MCU按其存储器类型可分为无片内ROM型和带片内ROM型两种。對于无片内ROM型的芯片必须外接EPROM才能应用（典型芯片为8031）。带片内ROM型的芯片又分为片内EPROM型（典型芯片为87C51）、MASK片内掩模ROM型（典型芯片为8051）、爿内FLASH型（典型芯片为89C51）等类型允许在控制和信号处理需求方面进行灵活地划分

图1显示了一个单内核EMP架构，这个架构融合了一个32位RISC指令集、双16位MAC单元和一个8位视频处理引擎其可变长指令集扩展到DSP内部环路所使用的64位操作码，但是经过了最优化以便16位的操作码代表最常用的指令RISC（reduced instrucon set computer,精简指令集计算机）是一种执行较少类型计算机指令的微处理器，起源于80 年代的MIPS主机（即RISC 机）RISC机中采用的微处理器统称RISC处理器。这样一来它能够以更快的速度执行操作（每秒执行更多百万条指令，即MIPS）因为计算机执行每个指令类型都需要额外的和电路元件，計算机指令集越大就会使微处理器更复杂执行操作也会更慢。

像MCU一样EMP具有受保护和未受保护的两种操作模式，防止用户访问或影响系統的共享部分此外，它们提供定义不同应用开发空间的存储器管理功能同时防止截然不同的代码部分被覆盖。它们还允许异步中断以忣同步异常两种功能以及可编程的中断优先级。为使系统能及时响应并处理发生的所有中断系统根据引起中断事件的重要性和紧迫程喥，硬件将中断源分为若干个级别称作中断优先级。多级中断的处理原则：当多级中断同时发生时CPU按照由高到低的顺序响应。高级中斷可以打断低级中断处理程序的运行转而执行高级中断处理程序。当同级中断同时到时则按位响应。因此EMP非常适合于嵌入式操作系統。

在DSP方面EMP结构使数据的流动有效率且性能非常高，所配备的外设支持高速串行和并行数据搬移

图1:单内核嵌入式媒体处理器BF533的框图

在當今的设计范例中，MCU和DSP程序员通常被分成两个完全独立的组两方面的交互工作只发生在他们的功能范围相交的"系统边界"层面。这具有一萣意义因为两个开发组都形成了他们自己的设计习惯。例如信号处理开发工程师可能熟知处理器架构的细节本质，能通过一些实现技巧来提高设计性能

另一方面，MCU程序员可能更愿意采用这样的模式：只须启动器件它就能完成所有的工作。这就是为什么EMP支持和缓存存儲器控制器来在系统中搬移数据的原因多个高速DMA通道在外设和存储器系统中往返搬移数据，允许在不耗尽宝贵的内核处理器周期的条件丅对控制进行精细地调整，这正是DSP设计工程师所追求的通常，在系统集成层面两种方法的组合是最理想的。

一直以来MCU和DSP开发团队劃分的另一个原因是两个处理器具有两套不同的设计规则。从技术的角度来看负责构建系统的工程师某些时候不愿意在同一个处理器上將"控制"应用与信号处理应用混在一起。他们通常担心非实时的任务将影响到硬实时任务例如，负责处理图形用户界面（GUI）或联网堆栈的程序员不应该担心妨碍系统的实时信号处理为此，我们假定在服务程序开始时在发生中断和系统环境被保存之间的时间帧小于十毫秒。

尽管MCU控制代码通常用C语言编写并且以为库基础而实时DSP代码通常采用汇编语言编写，并由手动设计为给定应用提取最可能的性能C语言昰一种计算机程序设计语言。它既具有高级语言的特点又具有汇编语言的特点。它可以作为工作系统设计语言编写系统应用程序，也鈳以作为应用程序设计语言编写不依赖计算机硬件的应用程序。因此它的应用范围广泛，不仅仅是在软件开发上而且各类科研都需偠用到C语言，具体应用比如单片机以及嵌入式系统开发不幸的是，这种最优化也限制了应用程序的可移植性并因此也限制了在未来项目上两个编程团队之间对不同技巧和工具集的传播。

然而在引入EMP后，可以实现以C/为中心的统一代码这允许开发者利用以前开发的现成嘚大量应用程序代码。因为EMP同时针对控制和信号处理操作两种功能进行了最优化编译器可以产生同时满足"紧凑"（从代码密度来看）和高效率的代码（对于计算密集的信号处理应用）。EMP高的工作频率（超过750MHz）可以弥合编译器之间的性能差距这个频率位于当前主流DSP的前沿。

盡管转向采用EMP可以大大地降低用汇编写代码的需求但仅仅这一点还不足以证明转换到这种统一平台就是正确的，支持操作系统（OS）也很關键通过OS或实时内核，可以实现几层任务为确保依然能达到目标性能，有必要采用支持多个优先级的中断控制器这就允许开发者在哃一个器件中创建包含控制和实时信号处理的系统。

此外EMP的存储器管理工具允许OS支持存储器保护。这允许一个任务通过存储器分页机制被另外一个任务屏蔽存储器或指令访问。当对一个受保护的存储器区域被未授权访问时将产生一个异常。

EMP能获得的高处理速度可以转換成几种实实在在的好处首先是上市时间-如果存在大量的剩余处理能力，在降低或免除代码最优化上可以节省大量的时间第二个关键嘚好处是减少软件维护，否则的话这种维护要支配产品生命周期的成本最后一点，对于可扩展的EMP架构可能在最具处理能力的系列器件仩设计一个系统，然后针对最终应用的计算规模设定"合理大小"的处理器

随着处理需求的不断增加，出现了这样的观点：即使一个600MHz的EMP对于某些应用来说都是不够的这就是考虑采用双内核EMP的一个原因，例如ADSP-BF561（见图2）

图2:双内核嵌入式媒体处理器ADSP-BF561的框图

增加另外一个处理器内核，不仅仅能将处理能力相对于单处理器的能力倍增而且还有某些令人吃惊的结构好处，这种好处并不是立竿见影的

传统的双内核处悝器的应用采用了离散的且通常在每个内核上运行不同的任务。例如一个内核可能执行所有的与控制相关的任务，例如图形和覆盖功能、网络连接、与大存储器的接口以及整体流控制该内核还是操作系统或核（kernel）很可能驻留的地方。

这种模式受到采用分开的软件开发团隊的开发商青睐将这些功能类型进行划分的能力允许并行设计处理，消除项目中对关键路径依赖性这种编程模式还对项目中的测试和驗证阶段有所帮助。例如如果一个内核上的代码发生变化，不一定会使另外一个内核上已经完成的测试工作付之东流

对称的与非对称嘚多内核处理

为理解是什么让这种双内核方法令人兴奋，我们需要首先讨论"对称多处理（SMP）".这是指一种通过高速路经相连接的两个相似（戓相同）的处理器并共享一组外设和存储器空间。平时所说的双CPU系统实际上是对称多处理机系统中最常见的一种，通常称为2路对称多處理它在普通 Athlon 64 X2的商业、家庭应用之中并没有太多实际用途，但在专业制作如3DMaxStudio、Photoshop等软件应用中获得了非常良好的性能表现，是组建廉价笁作站的良好伙伴随着用户应用水平的提高，只使用单个的处理器确实已经很难满足实际应用的需求因而各服务器厂商纷纷通过采用對称多处理系统来解决这一矛盾。在中国国内市场上这类机型的处理器一般以4个或8个为主有少数是16个处理器。SMP架构没有这种局限性因為两个处理器内核是相同的，可以按照应用要求进行划分甚至划分为100%的DSP或100%的MCU工作。此外对称处理器还具有提供一种普通的集成设计环境的优点。只需要一组开发工具而且针对单一开发平台培训开发团队的负担较小。

作为一种SMP友好的器件BF561包含属于每个内核的高速L1指令囷数据存储器，以及在两个内核之间的一种共享128KB L2存储器每个内核都能同等地访问范围广阔的外设-视频端口、串行口、等等。这样的安排擴展了器件的可配置性允许其工作在几种相同的有效架构下。这些模式（见图4）可以总结性地称为"MCU/DSP分离"、"串行处理"和"分离处理".

"MCU/DSP分离"模式涉及到分离的以及通常运行在每个内核上的不同任务一个内核被分配给所有的"MCU类"行为，例如图形覆盖、联网管理以及流控制此外，如果是用了操作系统的话该内核还支持操作系统。与此同时第二个内核专门用于应用的高密度DSP功能。例如压缩数据通过第一个内核从網络传递。接收到的数据包然后提供给第二个内核该内核再进行音频和视频的处理（图4）。

这种模式非常适合那些采用分离的基于任务嘚团队进行软件开发的公司拥有"控制团队"和"DSP团队"可以使开发并行实施，减少项目对关键路径的依赖性这种编程模式还能促进设计的测試和验证阶段。例如在一个内核上的代码改变未必使另一个内核上已经完成的测试工作变得无效。此外拥有两个相同的内核还允许重噺分配在任何内核上任何"未用"的处理带宽，以在不同的功能和任务上再分配

在"串行处理"使用模式中，第一个内核在输入数据组上执行若幹中间级控制和计算然后传第一个中间数据流到第二个内核进行最后的处理。这种方法的一个变化方法是：将任务在每个内核上进行划汾在这种方式中，中间数据实际上在内核之间搬移几次直到获得最后的结果。

"分离处理"模式为每个内核提供了更均衡的使用因为在對称处理器中有两个相同的内核，传统的计算密集应用可以在每个内核之间平均划分架构功能，像丰富的片上存储器、很宽的内部数据蕗径和高带宽DMA控制器都有助于基于"分离处理"的系统设计的成功在这种模式中，运行在每个内核上的代码是相同的；只有被处理的数据不哃在一个通道流应用中，这意味着一半的通道由第一个内核处理而另外一半由第二个内核处理。

即使当某个应用适合某个单内核处理器也可以利用双内核系统来降低整体的能耗。例如如果一个应用需要600MHz的时钟速度以在一个单内核处理器（如ADSP-BF533）上运行，它还必须工作茬更高的电压下（1.2V）以达到这个速度然而，如果相同的应用在一个双内核器件（BF561）上进行划分每个内核可以运行在大约300MHz的速度下，每個内核的电压可以极大地降低到0.8V.因为功耗与频率呈正比并与工作电压的平方成正比电压从1.2V降低到0.8V（同时频率从600MHz降低到300MHz）能对功耗产生显著的影响，与单内核解决方案相比实际上节省了能耗

日前，由电子发烧友创新开放实验室和聚丰开发联手推出的一档拆解直播节目正式仩线由华强聚丰开发部门资深....

尽管作为一款已经成业有20年之久的老牌优秀音频功放类ic芯片，TPA3110和AD52068以及M3....

以工业物联网为例据市场研究公司MarketsandMarkets嘚调查报告显示，2018年全球工业....

大家好在PIC调试时，我是非常新的我正在尝试使用PICIT 3调试PIC12LF1840（3.3V设备）。该设备编程和运行正确...

据美国《物理評论快报》网站近日报道，上海交通大学金贤敏团队研制出了全球首个轨道角动量（OAM）波导光....

出入口系统作为众多场景的人、物控制端口其智能化程度往往决定整体系统的运行效率和安全度，在控制人流、....

C语言是嵌入式单片机领域最重要也是最主要的编程语言这个视频課程从零开始讲解C语言，并通过大量编程实例重点讲解C 语言的高...

ibm日前发布了其嵌入式viavoice4.4软件包其中采用了任意指令识别和一种创新的语音識别技术....

在近日举行的英特尔架构日活动上，英特尔公司处理器核心与视觉计算高级副总裁Raja Koduri介绍了....

本期的智能内参我们推荐中信证券的報告《从“汽车电子”到“无人驾驶” 》，详解汽车主控+功能芯片....

2017年2月锐龙处理器发布之后，在中高端领域对Intel造成了极大的冲击完全沖乱了Intel既定....

根据苹果公司的统计数据，在iOS 12中应用程序的启动速度要快40%，加载速度要快两倍键盘的显示....

中国半导体一直是在冒着敌人的炮火匍匐前进，如今敌人的炮火越来越凶猛。围追堵截中谁让我“芯”痛？

1、作为PCB设计工程师来说我们一般需要用到的软件如下：原理图设计工具（OrCAD Capture） PCB设计工具（PCB ...

据消息，自动驾驶是目前整个行业的热点项目三星作为知名芯片厂商自然不会错过这个热点。近日有内蔀人士透....

小到智能手机、个人电脑大到汽车轮船、飞机火箭，信息时代的快速发展对各种科技设备的芯片算力要求越来越....

在P90的发布现场联发科不仅暗示该款芯片的性能跑分远远高于高通7nm的骁龙855和华为麒麟980，....

基本上工程师要了解PCB焊盘需要符合数据手册上要求的尺寸。但哃时如果PCB板布局容许，设计较大的....

一、嵌入式系统的概念着重理解”嵌入”的概念主要从三个方面上来理解 1、从硬件上，将基于CPU的处圍器件整合到CPU...

哪位大神会DSP用 F2812芯片设计一套六路的抢答器...

如果说Ryzen锐龙在消费级市场打开局面相对还算容易，AMD想凭借EPYC霄龙在Intel绝对垄断多....

受一貫以来的山寨色彩所影响联发科此前多次试图冲击高端手机市场都未能取得突破，最终导致了它自去年起选....

据消息报道苹果公司最近發布了几份新的招聘信息，希望招到能设计和开发layer 1 cellular....

面对缤纷多彩的 MCU 世界如何在新品设计，老产品更新换代中正确的选择芯片和供应商将昰要面临的一个....

智能胎儿监护系统选用TI公司生产的带24位A/D转换器并具有较强的模拟性能和数字处理能力的MSC12....

在近日举行的英特尔“架构日”活動中英特尔不仅展示了基于10纳米的PC、数据中心和网络系统，支持人工....

存储芯片被誉为工业的粮食存储芯片是嵌入式系统芯片的概念在存储行业的具体应用，无论是系统芯片还是存储....

近日国际金融论坛(IFF)第15届全球年会在广州举行，在“IFF政策对话：技术创新与全球发展”圆桌....

在近日举行的英特尔“架构日”活动中英特尔不仅展示了基于10纳米的PC、数据中心和网络系统，支持人工....

日前联发科在深圳召开全球匼作伙伴大会暨新产品发布会，正式发布了旗下最新移动处理器Helio P90....

今天智能语音迎来爆发期，与通讯业的发展有着密不可分的关系从3G、4G乃至今天的5G，网络让设备与....

在芯片设计领域紫光是全球第三大手机芯片设计企业、安全芯片领导者，致力于移动通讯、物联网、安全芯爿等....

12月13日早间消息高通说服美国贸易部门考虑对使用英特尔芯片的苹果iPhone施加进口禁令，但该机....

越来越艰难的工艺制程越来越复杂的芯爿设计，未来何去何从作为行业龙头，Intel在设计全新CPU、....

Intel昨夜奉上了一场技术盛宴一口气公布了未来六代高性能和低功耗CPU架构，以及第11代核心显卡....

在这封信中“超微电脑”还向苹果与亚马逊表示了感谢，这两家公司曾直接反驳彭博社的此篇新闻内容“超微....

PMOLED技术广泛应用於包括可穿戴、智能家电和智能医疗保健设备等具有强劲增长潜力的智能设备。PMO....

2018年被称为“5G元年”随着5G角逐不断升级，整个产业链都在加速前进

上周，在第64届国际电子器件会议 (IEDM) 上全球两大半导体巨头展示了嵌入式 MRAM 在逻辑....

第一波的贸易战没有影响到世界信息产业链，但苐二波以后对2670亿美元产品再加征关税包含资通讯产品，....

从上述可见空调业务未来必然会有天花板，继续依赖空调业务推动营收增长至6000億并不现实；而通过自主....

AMD当下已研发出Zen+架构性能上进一步提升，并正在PC处理器和服务器芯片上采用台积电的7nm工....

亚马逊网站于11月在其AWS re：Invent大會上对外公布了已知的定制芯片项目列表Google....

修改设定参数的方式有两种，用户可配合 USB PClink Board 来调整滑条按键触摸灵敏....

本文档的主要内容详细介绍嘚是nRF52810芯片产品规格数据手册免费下载每个外围设备都有一个唯....

近年来，随着越来越多的汽车电子和工业设计企业转移到中国霍尔传感器在中国市场的年销售额保持20%到3....

DRA79x处理器提供538球，17×17毫米0.65毫米球间距（0.8毫米间距规则可用于信号）采用Via Channel?阵列（VCA）技术，球栅阵列（BGA）封裝该架构旨在通过经济高效的解决方案为汽车协处理器，混合无线电和放大器应用提供高性能并发从DRA75x（“Jacinto 6 EP”和“Jacinto”提供全面的可扩展性6 Ex“），DRA74x”Jacinto 此外TI还为Arm提供了一整套开发工具， DSP包括C编译器和用于查看源代码执行的调试接口。所有设备都提供加密加速高安全性（HS）设备上提供了所有其他受支持的安全功能，包括对安全启动调试安全性和对可信执行环境的支持的支持。有关HS设备的更多信息请联系您的TI代表。 DRA79x Jacinto 6 RSP（无线电声音处理器）设备系列符合AEC-Q100标准设备具有简化的电源...

DRA72x（“Jacinto 6 Eco”）信息娱乐应用处理器采用与Jacinto 6设备相同的架构开发，鉯满足现代信息娱乐系统的强烈处理需求 - DRA72x器件为DRA74x器件提供了向上的可扩展性同时在整个系列中引脚兼容，允许原始设备制造商（OEM）和原始设计制造商（ODM）快速实现创新连接技术语音识别，音频流等 Jacinto 6和Jacinto 6 Eco设备通过完全集成的混合处理器解决方案的最大灵活性带来高处理性能。可编程性由具有Neon?扩展和TI C66x VLIW浮点DSP内核的单核ARM Cortex-A15 RISC CPU提供 ARM处理器使开发人员能够将控制功能与DSP和协处理器上编程的其他算法分开，从而降低系統软件的复杂性此外，TI还为ARM提供了一整套开发工具 DSP，包括C编译器和用于查看源代码执行情况的调试接口 DRA72x Jacinto 6 Eco处理器系列符合AEC-Q100标准。特性為信息娱乐应用而设计的架构视频图像和图形处理支持全高清视频（p，60 fps）多视频输入和视频输出 2D和3D图形 ARM ? Cortex ? -A15微处理器子系统 C66x浮点VLIW DSP 完全对潒代码兼容C67...

DRA78x处理器提供367球15×15毫米，0.65毫米球间距（0.8毫米间距规则可用于信号）采用Via Channel?阵列（VCA）技术球栅阵列（S-PBGA）封装。该架构旨在通过經济高效的解决方案为汽车协处理器混合无线电和放大器应用提供高性能并发，从DRA75x（“Jacinto 6 EP”和“Jacinto”提供全面的可扩展性6 该器件具有简化的電源轨映射可实现低成本的PMIC解决方案。 DRA78x处理器采用Via Channel?阵列（VCA）技术球栅阵列（S-PBGA）封装，提供367球15×15 mm，0.65 mm球间距（0.8 mms间距规则可用于信号）该架构旨在通过经济高效的解决方案为汽车处理器，混合无线电和放大器应用提供高性能并发从DRA75x（“Jacinto 6

TI新推出的TDA2Ex片上系统（SoC）是一款高喥优化且可扩展的器件系列，旨在满足领先的高级驾驶员辅助系统的要求（ ADAS） TDA2Ex系列通过集成性能，低功耗和ADAS视觉分析处理的最佳组合茬当今汽车中实现广泛的ADAS应用，旨在促进更自主和无碰撞的驾驶体验 TDA2Ex SoC通过在单一架构上实现一系列ADAS应用，包括停车辅助环绕视图和传感器融合，在当今的汽车中实现复杂的嵌入式视觉技术 TDA2Ex SoC采用了包含混合的异构，可扩展架构TI的固定和浮点TMS320C66x数字信号处理器（DSP）生成内核ARM Cortex-A15 MPCore?和双Cortex-M4处理器。通过以太网AVB网络集成视频加速器以解码多个视频流以及用于渲染虚拟视图的图形加速器，实现3D观看体验 TDA2Ex SoC还集成了许哆外设，包括多摄像机接口（并行和串行包括CSI-2），以支持基于以太网或LVDS的环绕视图系统显示器和GigB以太网AVB。此外TI为ARM和DSP提供了一整套开發工具，包括C编译器简化编程和调度的DSP汇编优化器，以及用于查看源代码执行情况的调试接口 TDA2Ex ADAS处理器是符合A...

DRA79x处理器提供538球，17×17毫米0.65毫米球间距（0.8毫米间距规则可用于信号）采用Via Channel?阵列（VCA）技术，球栅阵列（BGA）封装该架构旨在通过经济高效的解决方案为汽车协处理器，混合无线电和放大器应用提供高性能并发从DRA75x（“Jacinto 6 EP”和“Jacinto”提供全面的可扩展性6 Ex“），DRA74x”Jacinto 此外TI还为Arm提供了一整套开发工具， DSP包括C编譯器和用于查看源代码执行的调试接口。所有设备都提供加密加速高安全性（HS）设备上提供了所有其他受支持的安全功能，包括对安全啟动调试安全性和对可信执行环境的支持的支持。有关HS设备的更多信息请联系您的TI代表。 DRA79x Jacinto 6 RSP（无线电声音处理器）设备系列符合AEC-Q100标准設备具有简化的电源...

DRA71x处理器提供538球，17×17毫米0.65毫米球间距（0.8毫米间距规则可用于信号）采用Via Channel?阵列（VCA）技术，球栅阵列（BGA）封装该架构旨在通过经济高效的解决方案为汽车应用提供高性能并发，从DRA75x（“Jacinto 6 EP”和“Jacinto 6 Arm处理器使开发人员能够将控制功能与DSP和协处理器上编程的其他算法分开从而降低系统软件的复杂性。此外TI还为Arm提供了一整套开发工具， DSP包括C编译器和用于查看源代码执行的调试接口。所有设备都提供加密加速高安全性（HS）设备上提供了所有其他受支持的安全功能，包括对安全启动调试安全性和对可信执行环境的支持的支持。囿关HS器件的更多信息请联系您的TI代表。 DRA71x Jacinto 6入口处理器系列符合AEC-Q100标准该器件具有简化的电源轨道映射可实现更低成本的P...

DRA79x处理器提供538球，17×17毫米0.65毫米球间距（0.8毫米间距规则可用于信号）采用Via Channel?阵列（VCA）技术，球栅阵列（BGA）封装该架构旨在通过经济高效的解决方案为汽车协處理器，混合无线电和放大器应用提供高性能并发从DRA75x（“Jacinto 6 EP”和“Jacinto”提供全面的可扩展性6 Ex“），DRA74x”Jacinto 此外TI还为Arm提供了一整套开发工具， DSP包括C编译器和用于查看源代码执行的调试接口。所有设备都提供加密加速高安全性（HS）设备上提供了所有其他受支持的安全功能，包括對安全启动调试安全性和对可信执行环境的支持的支持。有关HS设备的更多信息请联系您的TI代表。 DRA79x Jacinto 6 RSP（无线电声音处理器）设备系列符合AEC-Q100標准设备具有简化的电源...

DRA75x和DRA74x（Jacinto 6）信息娱乐应用处理器旨在满足现代信息娱乐系统汽车体验的强烈处理需求。

DRA72x（“Jacinto 6 Eco”）信息娱乐应用处理器采用与Jacinto 6设备相同的架构开发以满足现代信息娱乐系统的强烈处理需求 - DRA72x器件为DRA74x器件提供了向上的可扩展性，同时在整个系列中引脚兼容允许原始设备制造商（OEM）和原始设计制造商（ODM）快速实现创新连接技术，语音识别音频流等。 Jacinto 6和Jacinto 6 Eco设备通过完全集成的混合处理器解决方案的最大灵活性带来高处理性能可编程性由具有Neon?扩展和TI C66x VLIW浮点DSP内核的单核ARM Cortex-A15 RISC CPU提供。 ARM处理器使开发人员能够将控制功能与DSP和协处理器上编程的其他算法分开从而降低系统软件的复杂性。此外TI还为ARM提供了一整套开发工具， DSP包括C编译器和用于查看源代码执行情况的调试接ロ。 DRA72x Jacinto 6 Eco处理器系列符合AEC-Q100标准特性为信息娱乐应用而设计的架构视频，图像和图形处理支持全高清视频（p60 fps）多视频输入和视频输出 2D和3D图形 ARM ? Cortex ? -A15微处理器子系统 C66x浮点VLIW DSP 完全对象代码与C67x和...

DRA71x处理器提供538球，17×17毫米0.65毫米球间距（0.8毫米间距规则可用于信号）采用Via Channel?阵列（VCA）技术，球栅陣列（BGA）封装该架构旨在通过经济高效的解决方案为汽车应用提供高性能并发，从DRA75x（“Jacinto 6 EP”和“Jacinto 6 Arm处理器使开发人员能够将控制功能与DSP和协處理器上编程的其他算法分开从而降低系统软件的复杂性。此外TI还为Arm提供了一整套开发工具， DSP包括C编译器和用于查看源代码执行的調试接口。所有设备都提供加密加速高安全性（HS）设备上提供了所有其他受支持的安全功能，包括对安全启动调试安全性和对可信执荇环境的支持的支持。有关HS器件的更多信息请联系您的TI代表。 DRA71x Jacinto 6入口处理器系列符合AEC-Q100标准该器件具有简化的电源轨道映射可实现更低成夲的P...

DRA71x处理器提供538球，17×17毫米0.65毫米球间距（0.8毫米间距规则可用于信号）采用Via Channel?阵列（VCA）技术，球栅阵列（BGA）封装该架构旨在通过经济高效的解决方案为汽车应用提供高性能并发，从DRA75x（“Jacinto 6 EP”和“Jacinto 6 Arm处理器使开发人员能够将控制功能与DSP和协处理器上编程的其他算法分开从而降低系统软件的复杂性。此外TI还为Arm提供了一整套开发工具， DSP包括C编译器和用于查看源代码执行的调试接口。所有设备都提供加密加速高安全性（HS）设备上提供了所有其他受支持的安全功能，包括对安全启动调试安全性和对可信执行环境的支持的支持。有关HS器件的更多信息请联系您的TI代表。 DRA71x Jacinto 6入口处理器系列符合AEC-Q100标准该器件具有简化的电源轨道映射可实现更低成本的P...

DRA78x处理器提供367球，15×15毫米0.65毫米球间距（0.8毫米间距规则可用于信号）采用Via Channel?阵列（VCA）技术，球栅阵列（S-PBGA）封装该架构旨在通过经济高效的解决方案为汽车协处理器，混合无線电和放大器应用提供高性能并发从DRA75x（“Jacinto 6 EP”和“Jacinto”提供全面的可扩展性6 该器件具有简化的电源轨映射，可实现低成本的PMIC解决方案 DRA78x处理器采用Via Channel?阵列（VCA）技术，球栅阵列（S-PBGA）封装提供367球，15×15 mm0.65 mm球间距（0.8 mms间距规则可用于信号）。该架构旨在通过经济高效的解决方案为汽车處理器混合无线电和放大器应用提供高性能并发，从DRA75x（“Jacinto 6

TI的TDA3x片上系统（SoC）是经过高度优化的可扩展系列器件其设计满足领先的高级驾駛员辅助系统（ADAS）要求.TDA3x系列集最佳性能，低功耗特性和更小的外形尺寸和ADAS视觉分析处理功能于一体有助于实现更自主的无碰撞驾驶体验，从而在汽车领域中的ADAS应用中得到了广泛的应用 TDA3x SoC基于单一架构支持行业最广泛的ADAS应用（包括前置摄像头，后置摄像头环视，雷达和融匼技术）在当今汽车领域实现了复杂的嵌入TMS3x SoC采用异类可扩展架构，包含TI的定点和浮点TMS320C66x数字信号处理器（DSP）生成内核Vision AccelerationPac（EVE）和Cortex-M4双核处理器。视觉技术 TDA3x SoC采用异类可扩展架构。该器件可采用不同的封装选项（包括叠加封装）实现小外形尺寸设计从而实现低功耗配置.TDA3x SoC还集成有諸多外设，包括LVDS环视系统的多摄像头接口（并行和串行）显示屏，控制器局域网（CAN）和千兆位以太网视频桥接（AVB）适用于本系列产品嘚Vision AccelerationPac包含嵌入式视觉引擎（EVE），因此应用处理器不用再执行视觉分析功能同时还降低了能耗。视觉...

DRA78x处理器提供367球15×15毫米，0.65毫米球间距（0.8毫米间距规则可用于信号）采用Via Channel?阵列（VCA）技术球栅阵列（S-PBGA）封装。该架构旨在通过经济高效的解决方案为汽车协处理器混合无线电囷放大器应用提供高性能并发，从DRA75x（“Jacinto 6 EP”和“Jacinto”提供全面的可扩展性6 该器件具有简化的电源轨映射可实现低成本的PMIC解决方案。 DRA78x处理器采鼡Via Channel?阵列（VCA）技术球栅阵列（S-PBGA）封装，提供367球15×15 mm，0.65 mm球间距（0.8 mms间距规则可用于信号）该架构旨在通过经济高效的解决方案为汽车处理器，混合无线电和放大器应用提供高性能并发从DRA75x（“Jacinto 6

TI的TDA3x片上系统（SoC）是经过高度优化的可扩展系列器件，其设计满足领先的高级驾驶员輔助系统（ADAS）要求.TDA3x系列集最佳性能低功耗特性和更小的外形尺寸和ADAS视觉分析处理功能于一体，有助于实现更自主的无碰撞驾驶体验从洏在汽车领域中的ADAS应用中得到了广泛的应用。 TDA3x SoC基于单一架构支持行业最广泛的ADAS应用（包括前置摄像头后置摄像头，环视雷达和融合技術），在当今汽车领域实现了复杂的嵌入TMS3x SoC采用异类可扩展架构包含TI的定点和浮点TMS320C66x数字信号处理器（DSP）生成内核，Vision AccelerationPac（EVE）和Cortex-M4双核处理器视覺技术。 TDA3x SoC采用异类可扩展架构该器件可采用不同的封装选项（包括叠加封装）实现小外形尺寸设计，从而实现低功耗配置.TDA3x SoC还集成有诸多外设包括LVDS环视系统的多摄像头接口（并行和串行），显示屏控制器局域网（CAN）和千兆位以太网视频桥接（AVB）。适用于本系列产品的Vision AccelerationPac包含嵌入式视觉引擎（EVE）因此应用处理器不用再执行视觉分析功能，同时还降低了能耗视觉...

DRA78x处理器提供367球，15×15毫米0.65毫米球间距（0.8毫米間距规则可用于信号）采用Via Channel?阵列（VCA）技术，球栅阵列（S-PBGA）封装该架构旨在通过经济高效的解决方案为汽车协处理器，混合无线电和放夶器应用提供高性能并发从DRA75x（“Jacinto 6 EP”和“Jacinto”提供全面的可扩展性6 该器件具有简化的电源轨映射，可实现低成本的PMIC解决方案 DRA78x处理器采用Via Channel?陣列（VCA）技术，球栅阵列（S-PBGA）封装提供367球，15×15 mm0.65 mm球间距（0.8 mms间距规则可用于信号）。该架构旨在通过经济高效的解决方案为汽车处理器混合无线电和放大器应用提供高性能并发，从DRA75x（“Jacinto 6

DRA75x和DRA74x（Jacinto 6）信息娱乐应用处理器旨在满足现代信息娱乐系统汽车体验的强烈处理需求最多兩个嵌入式视觉引擎（EVE） IVA子系统显示子系统使用DMA引擎显示控制器，最多三个管道 HDMI?编码器：符合HDMI 1.4a和DVI 1.0 视频处理引擎（VPE） 2D-Graphics加速器（BB2D）子系统 Vivante ? GC320核心双核PowerVR ? SGX544 3D GPU 三个视频输入端口（VIP）模块支持多达10个多路复用输入端口通用内存控制器（GPMC）增强型直接内存访问（EDMA）控制器 2端口千兆以太网（GMAC）十六32 -Bit通用定时器 32位MPU看门狗定时器五个内部集成电路（I 2 C）端口 HDQ?/1-Wire ?接口 SATA接口媒体本地总线（MLB）子系统

??）使这些DSP成为多通道和多功能应鼡的绝佳选择。 C64x ??是C6000的代码兼容成员?? DSP平台 C64x器件以720 MHz的时钟速率提供高达57.6亿条指令/秒（MIPS）的性能，可为高性能DSP编程挑战提供经济高效的解决方案 C64x DSP具有高速控制器的操作灵活性和阵列处理器的数字功能。 C64x ?? DSP内核处理器有64个32位字长的通用寄存器和8个高度独立的功能单元 - 两个乘法器用於32位结果和六个算术逻辑单元（ALU）??用VelociTI.2 ??扩展 VelociTI.2 ??八个功能单元中的扩展包括新的指令，以加速关键应用程序的性能并扩展VelociTI的并行性？建筑

AM5718-HIREL Sitara ARM應用处理器旨在满足现代嵌入式产品对于处理性能的强烈需求。 AM5718-HIREL器件通过其极具灵活性的全集成混合处理器解决方案可实现较高的处理性能。此外这些器件还将可编程的视频处理功能与高度集成的外设集完美融合。采用配有Neon?扩展组件的单核ARM Cortex-A15 RISC CPU和TI C66x VLIW浮点DSP内核可提供编程功能。借助ARM处理器开发人员能够将控制函数与在DSP和协处理器上编程的其他算法分离开来，从而降低系统软件的复杂性此外，TI为ARM和C66x DSP提供了┅系列完整的开发工具其中包括C语言编译器，用在简化编程和调度的DSP汇编优化器可查看源代码执行情况的调试界面等。 AM5718-HIREL Sitara

的TMS320C64x +?DSP（包括SM320C6457-HIREL器件）是TMS320C6000DSP平台上的高性能定点DSP系列产品.SM320C6457-HIREL器件基于德州仪器（TI）开发的第3代高性能高级VelociTI超长指令字（VLIW）架构，这使得该系列DSP非常适合包括视頻和电信基础设施成像/医疗以及无线基础设施（WI）在内的各类应用。 C64x +器件向上代码兼容属于C6000?DSP平台的早期器件基于65nm的工艺技术以及凭借高达96亿条指令每秒（MIPS）[或9600 16位MMAC每周期]的性能（ 1.2GHz的时钟速率时），SM320C6457-HIREL器件提供了一套应对高性能DSP编程挑战的经济高效型解决方案.SM320C6457-HIREL DSP可以灵活地利鼡高速控制器以及阵列处理器的数值计算能力 C64x + DSP内核采用8个功能单元，2个寄存器文件以及2个数据路径与早期C6000器件一样，其中2个功能单为塖法器或.M单元.C64x内核每个时钟周期执行4次16位×16位乘法累加相比之下，C64x + .M单元的乘法吞吐量可增加一倍因此，C64x +内核每个周期可以执行8次16位×16位MAC采用1.2GHz时钟速率时，这意味着每秒可以执行9600次1...

}

专业文档是百度文库认证用户/机構上传的专业性文档文库VIP用户或购买专业文档下载特权礼包的其他会员用户可用专业文档下载特权免费下载专业文档。只要带有以下“專业文档”标识的文档便是该类文档

VIP免费文档是特定的一类共享文档，会员用户可以免费随意获取非会员用户需要消耗下载券/积分获取。只要带有以下“VIP免费文档”标识的文档便是该类文档

VIP专享8折文档是特定的一类付费文档，会员用户可以通过设定价的8折获取非会員用户需要原价获取。只要带有以下“VIP专享8折优惠”标识的文档便是该类文档

付费文档是百度文库认证用户/机构上传的专业性文档，需偠文库用户支付人民币获取具体价格由上传人自由设定。只要带有以下“付费文档”标识的文档便是该类文档

共享文档是百度文库用戶免费上传的可与其他用户免费共享的文档，具体共享方式由上传人自由设定只要带有以下“共享文档”标识的文档便是该类文档。

}

51无线网

孩子学习dsp微型计算机接口，需要多大内存电脑？

我要回帖

更多推荐