| 520: 源站返回未知错误
-- Event ID: 36df0
如果您是网站管理员，点击查看。如需网站监控，可以使用。
您的浏览器
百度云加速问题补充&&
本页链接：
猜你感兴趣
服务声明： 信息来源于互联网，不保证内容的可靠性、真实性及准确性，仅供参考，版权归原作者所有！Copyright &
Powered by你试着直接启动ModelSim仿真器进行仿真，并且仿真命令改为
vsim -novopt -t 1ps -L altera -L lpm -L sgate -L altera_mf -L altera_lnsim -L arriaii_hssi -L arriaii_pcie_hip -L arriaii -L rtl_work -L work ddr2_wrapper_example_top_tb
UID1369646&帖子12&精华0&积分94&资产94 信元&发贴收入85 信元&推广收入0 信元&附件收入0 信元&下载支出46 信元&阅读权限10&在线时间25 小时&注册时间&最后登录&
本帖最后由 downeysoul 于
10:07 编辑
liuguangxi
& &liu 工谢谢 你的提示， 按照您的回复我是这么做的 不知对不对，直接在modelsim change Directory 到ddr_sim_run_msim_rtl_vhdl.do所在的目录 在transcript 窗口中运行do ddr_sim_run_msim_rtl_vhdl.do命令虽然提示结果和之前的有点不一样但不是还是过不去。信息如下：会不会是modelsim的版本太高了 在quartus11.0调用modelsim 10.1a的时候出了问题呢？（我用的是VHDL语言）
# Refreshing C:\Users\\Desktop\work\sim\quartus_sim\simulation\modelsim\rtl_work.alt_mem_ddrx_ecc_decoder_32_decode
# Loading work.alt_mem_ddrx_ecc_decoder_32_decode
# ** Error: (vsim-10000) C:/Users//Desktop/work/sim/quartus_sim/dram_if/ddr2_wrapper/alt_mem_ddrx_buffer.v(96): Unresolved defparam reference to 'altsyncram_component' in altsyncram_component.address_aclr_a.
#& && && &Region: /ddr2_wrapper_example_top_tb/dut/ddr2_wrapper_inst/ddr2_wrapper_controller_phy_inst/ddr2_wrapper_alt_mem_ddrx_controller_top_inst/controller_inst/controller_inst/rdata_path_inst/gen_rdata_return_inorder/genblk1/in_order_buffer_inst
# ** Error: (vsim-10000) C:/Users//Desktop/work/sim/quartus_sim/dram_if/ddr2_wrapper/alt_mem_ddrx_buffer.v(97): Unresolved defparam reference to 'altsyncram_component' in altsyncram_component.address_aclr_b.
#& && && &Region: /ddr2_wrapper_example_top_tb/dut/ddr2_wrapper_inst/ddr2_wrapper_controller_phy_inst/ddr2_wrapper_alt_mem_ddrx_controller_top_inst/controller_inst/controller_inst/rdata_path_inst/gen_rdata_return_inorder/genblk1/in_order_buffer_inst
# ** Error: (vsim-10000) C:/Users//Desktop/work/sim/quartus_sim/dram_if/ddr2_wrapper/alt_mem_ddrx_buffer.v(98): Unresolved defparam reference to 'altsyncram_component' in altsyncram_component.address_reg_b.
#& && && &Region: /ddr2_wrapper_example_top_tb/dut/ddr2_wrapper_inst/ddr2_wrapper_controller_phy_inst/ddr2_wrapper_alt_mem_ddrx_controller_top_inst/controller_inst/controller_inst/rdata_path_inst/gen_rdata_return_inorder/genblk1/in_order_buffer_inst
# ** Error: (vsim-10000) C:/Users//Desktop/work/sim/quartus_sim/dram_if/ddr2_wrapper/alt_mem_ddrx_buffer.v(99): Unresolved defparam reference to 'altsyncram_component' in altsyncram_component.indata_aclr_a.
................................
.................................
.................................
# Loading work.ddr2_wrapper_mem_model_ram_module(europa)
# Error loading design
# Error: Error loading design
#& && &&&Pausing macro execution
# MACRO ./ddr_sim_run_msim_rtl_vhdl.do PAUSED at line 68
UID354241&帖子646&精华2&积分41226&资产41226 信元&发贴收入5775 信元&推广收入0 信元&附件收入35559 信元&下载支出6188 信元&阅读权限80&在线时间262 小时&注册时间&最后登录&
VHDL仿真里面怎么出现了alt_mem_ddrx_buffer.v的Verilog代码？
[通过 QQ、MSN 分享给朋友]
欢迎访问 TI SLL(信号链)专区}