您所在位置： &
&nbsp&&nbsp&nbsp&&nbsp
a逻辑函数的表达方法.doc 9页
本文档一共被下载：
次 ,您可全文免费在线阅读后下载本文档。
下载提示
1.本站不保证该用户上传的文档完整性，不预览、不比对内容而直接下载产生的反悔问题本站不予受理。
2.该文档所得收入(下载+内容+预览三)归上传者、原创者。
3.登录后可充值，立即自动返金币，充值渠道很便利
需要金币：100 &&
a逻辑函数的表达方法.doc
你可能关注的文档：
··········
··········
数字电子技术
1、课次： 2
2、授课方式：理论课
3、课时安排：2课时
4、授课题目： 1.3逻辑代数中的常用运算
1.4逻辑代数的基本公式及定律
1.5逻辑函数的表达方法
5、教学目的：掌握逻辑代数中的常用运算，逻辑代数的基本公式及定律
掌握逻辑函数的表达法
6、教学重点及难点：几本公式及定律
7、方法及手段：举例讲解
8、教学基本内容：
1.3逻辑代数中的常用运算
1.3.2基本逻辑运算
逻辑是表示事物的前因与后果之间存在的规律性，又称逻辑关系。逻辑代数就是描述事物逻辑关系的数学，在数字电路的分析和设计中获得广泛应用。
逻辑代数中，把表示逻辑关系的数学形式叫做逻辑函数。逻辑函数用字母A、B、C…X、Y、Z等表示变量，这种变量称为逻辑变量，通常把表示条件的称为输入变量，而把表示结果的称为输出变量。逻辑变量的取值只有1和0两个，它们不表示数量的大小，只表示两种对立的逻辑状态，既肯定或否定，在数字电路中表示电位的高低、电路开关的闭合和断开、信号的有无等。逻辑代数最基本的逻辑运算有三种：与运算、或运算、非运算。复杂的逻辑运算都是以这三种基本逻辑运算为基础的。
1.3.2.1与运算
为两个串联开关控制的电
灯回路，开关S1和S2只要有一个断开或都断开，
灯HL就不亮，只有当S1和S2都闭合时，灯HL
才亮。电路的功能见表
用英文字母表示开关和灯的过程称为设定变量。现用A、B、Y分别表示开关S1、S2和灯HL的状态。用0和1分别表示开关和灯有关状态的过程，称为状态赋值，也称为状态取值。现用0表示开关断开和灯灭，用1表示开关闭合和灯亮，见表。
开关S1 开关S2 灯HL
断开 断开 灭
断开 闭合 灭
闭合 断开 灭
闭合 闭合 亮
电路功能表
这种反映开关状态与灯亮灭之间因果关系的逻辑代数表示形式称为逻辑真值表，简称真值表。
（3）与逻辑及与运算
只有当决定一件事情的所有条件全部具备时，事件才发生，这样的逻辑关系称为与逻辑关系。由表5—4可知，Y与A、B之间的关系是 ：只有当A和B都为1时，Y才能为1，否则为0。这显然是与逻辑关系，可用逻辑表达式表示：
该式读做Y等于A与B。这种运算称为与运算，也叫逻辑乘，式中的“· ”表示与运算，可以省略。
与运算的规律：0·0=0
与运算的逻辑符号如图5—9所示。
1.3.2.2或运算
为两个并联开关控制
的电灯回路，开关S1和S2只要有一个闭合或两
个都闭合，灯HL就亮。只有当S1和S2都断开时，
灯HL才不亮。电路的功能见表
电路功能表
开关S1 开关S2 灯HL
断开 断开 灭
断开 闭合 亮
闭合 断开 亮
闭合 闭合 亮
（2）真值表
用A、B、Y分别表示开关S1、S2和灯HL的状态。状态赋值后的真值表。
（3）或逻辑及或运算
只要决定一件事情的条件具备一个或一个以上时，事件才发生，这样的逻辑关系称为或逻辑关系。由表5—6可知，Y与A、B之间的关系是 ：只要当A和B当中有一个或两个为1时，Y就为1，否则为0。这显然是或逻辑关系，可用逻辑表达式表示：
该式读做Y等于A或B。这种运算称为或运算，也叫逻辑或，式中“+”表示或运算。
或运算的规律：0+0=0
或运算的逻辑符号如图5—11所示。
1.3.2.3非运算
（1）电路图
当开关S闭合时灯HL灭，当开关S
断开时灯HL亮。电路的功能见表。
真值表用变量A、Y分别代表开关S和灯HL，
状态赋值后的真值表如表所示。
表 电路功能表
开关S 灯HL
（3）非逻辑与非运算
当决定某事件的条件成立时，则事件不发生；条件不成立时，事件发生。 Y与A的关系是：当A为0时，Y为1；A为1时，Y为0。
这一关系可用逻辑表达式表示为：
正在加载中，请稍后...什么是异或运算?_百度知道
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。
什么是异或运算?
我有更好的答案
为您推荐：
其他类似问题
您可能关注的内容
异或的相关知识
换一换
回答问题，赢新手礼包扫二维码下载作业帮
3亿+用户的选择
下载作业帮安装包
扫二维码下载作业帮
3亿+用户的选择
在逻辑运算中有Y=A+B,则表示逻辑变量A和B进行（ ）A.或运算 B.与运算C.非运算 D.异或运算
作业帮用户
扫二维码下载作业帮
3亿+用户的选择
选A,补充：Y=AB这是与运算,Y=AB+（﹁A）（﹁B）这是同或运算,Y=A（﹁B）+（﹁A）B这是异或运算我用“﹁”表示非运算符
为您推荐：
其他类似问题
扫描下载二维码数电中，如何把a异或b异或c转化为与非表达式？_百度知道
色情、暴力
我们会通过消息、邮箱等方式尽快将举报结果通知您。
数电中，如何把a异或b异或c转化为与非表达式？
我有更好的答案
)'）'(abc)&#39，得F=a'bc'+abc,(a'c'c&#39，四个1都不相邻;)'(ab'(a'b'c)&#39，就得到F=（(a'bc&#39。可知当abc为001,010,100,111时F为1，然后画卡诺图;就是a非的意思)，然后对F两次取反;+a'b'c+ab&#39先列真值表，让F=a异或b异或c
采纳率：40%
为您推荐：
其他类似问题
异或的相关知识
换一换
回答问题，赢新手礼包当前位置： >>
计算机组成原理---逻辑运算
数字逻辑1.逻辑代数2.逻辑门电路 3.组合逻辑电路4.时序逻辑电路（1）1.逻辑代数§1.1 数字电路的基础知识 §1.2 基本逻辑关系 §1.3 逻辑代数及运算规则§1.4 逻辑函数的表示法 §1.5 逻辑函数的化简（2）§1.1 数字电路的基础知识数字信号和模拟信号电 子 电 路 中 的 信 号 模拟信号 时间连续的信号例：正弦波信号、锯齿波信号等。 数字信号 时间和幅度都是离散的例：产品数量的统计、数字表盘 的读数、数字电路信号等。（3）V(t) 模拟信号 t 高电平 低电平 上跳沿数字信号V(t)下跳沿t（4）模拟电路与数字电路比较1.电路的特点在模拟电路中，晶体管一般工作在线性放大区； 在数字电路中，三极管工作在开关状态，即工 作在饱和区和截止区。2.研究的内容模拟电路主要研究：输入、输出信号间的大小、 相位、失真等方面的关系。主要采用电路分 析方法，动态性能用微变等效电路分析。 数字电路主要研究：电路输出、输入间的逻辑关系。 主要的工具是逻辑代数，电路的功能用真值表、 逻辑表达式及波形图表示。（5）模拟电路研究的问题基本电路元件:?晶体三极管 ?场效应管 ?集成运算放大器基本模拟电路:? 信号放大及运算 (信号放大、功率放大）? 信号处理（采样保持、电压比较、有源滤波）? 信号发生（正弦波发生器、三角波发生器、…）（6）数字电路研究的问题基本电路元件 基本数字电路? 组合逻辑电路 ? 时序电路（寄存器、计数器、脉冲发生器、 脉冲整形电路） ? A/D转换器、D/A转换器 ? 逻辑门电路 ? 触发器（7）§1.2 基本逻辑关系逻辑：指事物的前因和后果所遵循的规律 逻辑状态：逻辑“真”为“１”，逻辑“假”为 “０” 基本逻辑关系：与 ( and ) 或 (or ) 非 ( not ) 与逻辑：决定事件发生的各条件中，所有条件都 具备，事件才会发生（成立） 规定: A E B F 开关合为逻辑“1‖ 开关断为逻辑“0‖一、“与”逻辑灯亮为逻辑“1‖灯灭为逻辑“0‖（8）A EB F真值表特点: 任0 则0, 全1则1逻辑式：F＝A ? B 逻辑符号：真值表逻辑乘法 逻辑与 &FA 0 0 1 1B 0 1 0 1F 0 0 0 1AB与逻辑运算规则：0 ? 0=0 1 ? 0=00 ? 1=0 1 ? 1=1（9）二、 “或”逻辑或逻辑：决定事件发生的各条件中，有一个或一个 以上的条件具备，事件就会发生（成立） A规定:开关合为逻辑“1‖ 开关断为逻辑“0‖EBF灯亮为逻辑“1‖灯灭为逻辑“0‖（10）A真值表特点： 任1 则1, 全0则0。FEB逻辑式：F＝A＋B逻辑加法 逻辑或 逻辑符号：真值表A 0 0 1 1B 0 1 0 1F 0 1 1 1A?1FB 或逻辑运算规则:0+0=0 1+0=1 0+1=1 1+1=1（11）三、 “非”逻 辑 D非”逻辑：决定事件发生的条件只有一个，条件不具备时事件发生（成立），条件具备 时事件不发生。R E A规定:开关合为逻辑“1‖ 开关断为逻辑“0‖F灯亮为逻辑“1‖灯灭为逻辑“0‖（12）R E真值表 A 0 1 F 1 0逻辑式： F ? AAF逻辑非 逻辑反 逻辑符号： A1F真值表特点: 1则0，0则1。运算规则：1?0 ,0 ?1（13）四、几种常用的逻辑关系逻辑D与”、“或”、“非”是三种基本的逻辑 关系，任何其它的逻辑关系都可以以它们为基 础表示。 其他几种常用的逻辑关系如下表：与非：条件A、B都具备， 则F 不发生AF ? A?B&FB（14）或非： 条 件A、B任一具备， 则F 不发生F?A?BA B?1F异或： 条 件A、B有一个具 备，另一 个不 具备则F 发生F ? AB ? AB ? A?BA B=1F同或： 条 件A、B相同，则 F 发生F ? AB ? A B ?A ? BA=1FB（15）基本逻辑关系小结逻辑与 或 非A B A B符号&≥1 1 & ≥1 =1表示式A F B F F=AB F F F FF A BF A B ?A F B F AF=A+BAFAA F B A F B ?F?AF ? AB F?A?B与非 ABA F BA F B A F B或非 异或A B A BA
F BF F= A?B国标惯用国外（16）与或非门AB ? CDA B C D& ?1 F &A B C D+F（17）§1.3 逻辑代数及运算规则数字电路要研究的是电路的输入输出之间的 逻辑关系，所以数字电路又称逻辑电路，相应的 研究工具是逻辑代数（布尔代数）。逻辑变量－具有逻辑属性的变量 ? 逻辑表达式－也可称作逻辑函数，描述逻辑自 变量和逻辑因变量之间的逻辑关系?在逻辑代数中，逻辑函数的变量只能取两个 值（二值变量），即0和1，中间值没有意义。 0和1表示两个对立的逻辑状态，不是数值0和1（18）1.3.1 逻辑代数的基本运算规则加运算规则:0+0=0 ，0+1=1 ，1+0=1，1+1=1A ? 0 ? A , A ? 1 ? 1, A ? A ? A, A ? A ? 1乘运算规则:0?0=00?1=01?0=01?1=1A ? 0 ? 0 , A ? 1 ? A, A ? A ? A, A ? A ? 0非运算规则:1? 00 ?1（19）A?A1.3.2 逻辑代数的运算规律一、交换律A+B=B+A A? B=B ? A二、结合律A+(B+C)=(A+B)+C=(A+C)+B A? (B ? C)=(A ? B) ? C三、分配律A(B+C)=A ? B+A ? CA+B ? C=(A+B)(A+C)普通代数 不适用!（20）求证: （分配律第2条） A+BC=(A+B)(A+C) 证明: 右边 =(A+B)(A+C) =AA+AB+AC+BC =A +A(B+C)+BC ; 分配律 ; 结合律 , AA=A=A(1+B+C)+BC ; 结合律 =A ? 1+BC ; 1+B+C=1 =A+BC =左边 ; A ? 1=1（21）四、吸收规则吸收是指吸收多余（冗余）项，多余（冗 余）因子被取消、去掉 ? 被消化了。 长中含短， 1.原变量的吸收： A+AB=A 留下短。 证明： A+AB=A(1+B)=A?1=A 利用运算规则可以对逻辑式进行化简。 例如：AB ? CD? ABD(E ? F) ? AB ? CD被吸收（22）2.反变量的吸收： A ? AB ? A ? B 证明： A ? AB ?A ? AB ? AB长中含反， 去掉反。? A ? B( A ? A) ? A ? B例如： A ? ABC ? DC ? A ? BC ? DE 被吸收 字母上面没有非运算符的叫做原变量 有非运算符的叫做反变量（23）五、反演定理德 ? 摩根 (De ? Morgan)定理：A?B ? A ? BA ? B ? A?B可以用列真值表的方法证明：A 0 0 1 1 B 0 1 0 1 A?B 0 0 0 1A?BA1 1 0 0BA?B1 1 1 01 0 1 01 1 1 0（24）反演定理内容：将函数式 F 中所有的?++?新表达式：F' (反函数，补函数)变量与常数均取反显然： F? ? F注意:互补运算 （求反运算）(变换时，原函数运算的先后顺序不变)1.运算顺序：先括号 ? 再乘法 ?后加法。 2.不是一个变量上的反号不动。用处：实现互补运算（求反运算）。（25）例题：F1 ? A ? B ? C ? D ? 0注意 括号F1 ? A ? B ? C ? D ? 0F1 ? (A ? B) ? (C ? D) ?1注意括号? F1 ? AC ? BC ? AD ? BD?与或式（26）§1.4 逻辑函数的表示法真值表：将逻辑函数输入变量取值的不同组合 与所对应的输出变量值用列表的方式 一一对应列出的表格。四 种 表 示 方 法 n个输入变量2 种组合。n逻辑代数式 (逻辑表示式, 逻辑函数式)F ? AB ? AB逻辑电路图: 卡诺图（27）AB1 1& ≥1 Y&1.4.1 真值表将输入、输出的所有可能状态一一对应地列 出。 n个变量可以有2n个输入状态。 列真值表的方法： 一般按二进制的顺 序，输出与输入状 态一一对应，列出 所有可能的状态。A 0 0 0 0 1 1 1 1B C 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1F 0 0 0 0 0 1 1 1（28）1.4.2 逻辑函数式逻辑代数式：把逻辑函数的输入、输出关 系写成与、或、非等逻辑运算的组合 式。也称为逻辑函数式，通常采用 “与或”的形式。 例：F ? ABC ? ABC ? ABC ? ABC ? ABC与普通代数不同的是，在逻辑代数中，不管是变 量还是函数，其取值都只能是0或1，并且这里的0 和1只表示两种不同的状态，没有数量的含义。（29）一个逻辑函数的表达式可以有与或表达式、 或与表达式、与非-与非表达式、或非-或非 表达式、与或非表达式5种表示形式（1）与或表达式：Y ? A B ? AC （2）或与表达式：Y ? ( A ? B )( A ? C ) （3）与非-与非表达式：Y ? A B ? AC （4）或非-或非表达式：Y ? A ? B ? A ? C （5）与或非表达式：Y ? A B ? AC一种形式的函数表达式相应于一种逻辑电路。尽 管一个逻辑函数表达式的各种表示形式不同，但 逻辑功能是相同的（30）1.4.3 卡诺图卡诺图的构成：将n个输入变量的全部最小项用 小方块阵列图表示，并且将逻辑相邻的最小 项放在相邻的几何位置上，所得到的阵列图 就是n变量的卡诺图。最小项：构成逻辑函数的基本单元。对应于输入变 量的每一种组合。 变量赋值为1时用该变量表示（原变量） 变量赋值为0时用该变量的反来表示（反变量）逻辑相邻：若两个最小项只有一个变量以原、反区 别，其他变量均相同，则称这两个最小项逻辑 相邻（31）二输入变量卡诺图A 0 B 0 Y 1输入变量B 0 A 0 1 1 1 1 1 001 110 111 0输出变量Y的值最小项：输入变量的每一种组合。 卡诺图的每一个方块（最小项）代表一种输入组 合，并且把对应的输入组合注明在阵列图的上方 和左方。（32）1.4.4 逻辑图把相应的逻辑关系用逻辑符号和连线表示 出来，就构成了逻辑图。 A B C D F=AB+CD && ?1F（33）1.4.5 逻辑函数四种表示方式的相互转换一、逻辑电路图?逻辑代数式A A1 &ABB B1≥1Y=A B+AB&AB（34）二、真值表?卡诺图 真值表A 0 0 1 B 0 1 0 Y 1 1 1二变量卡诺图A 01B0 1 11 10110（35）三、真值表、卡诺图?逻辑代数式真值表A B Y 0 0 1 1 0 1 0 1 1 1 1 0方法：将真值表或卡诺图中为1的 项相加，写成 “与或式” AB A 0 B 0 1 1 AB 1 1 0 AB1Y ? A B ? AB ? AB实际上这是与非门的真值表： Y＝AB故此逻辑代数式并非是最简单的形式，需要化简（36）§1.5 逻辑函数的化简逻辑函数化简的意义：逻辑表达式越简单，实 现它的电路越简单，电路工作越稳定可靠。 乘积项的项数最少。 每个乘积项中变量个数最少。最简与或式利用逻辑代数的基本公式逻辑函数的公式化简法就是运用逻辑代数的基本公式、 定理和规则来化简逻辑函数。利用卡诺图化简卡诺图适用于输入变量为3、4个的逻辑代数式的 化简；化简过程比公式法简单直观。（37）利用逻辑代数的基本公式例1： F ? ABC ? ABC ? ABC? ABC ? AB(C ? C) ? ABC ? AB ? A(BC ? B ) ? A(C ? B ) ? AC ? AB提出AB=1提出A 反变量吸收（38）利 用 逻 辑 代 数 的 基 本 公 式例2：F? AB ? A B ? BC ? B C? AB ? A B ? (BC? B C) （ ） ? AB ? A B(C ? C)? BC( A ? A ) ? B C反演配项? AB ? A BC ? A B C被吸收被吸收? ABC ? ABC ? B C? AB ? AC(B ? B) ? B C? AB ? AC ? B C（39）2.逻辑门电路§2.1 概述 §2.2 门电路的实现 §2.3 集成电路§2.4 OC门 §2.5 三态门（40）§2.1 概述门电路：实现基本逻辑运算和常用复合逻辑运算的 电子电路（逻辑器件）门电路的主要类型：与门、或门、与非门、或非 门、异或门等。 一般采用 门电路的输出状态与赋值对应关系： 正逻辑 正逻辑：高电位对应“1‖；低电位对应“0‖。 负逻辑：高电位对应“0‖；低电位对应“1‖。 混合逻辑：输入用正逻辑、输出用负逻辑；或者输 入用负逻辑、输出用正逻辑。（41）负逻辑门符号画法? 在对应的输入端、输出端上加一个小圆圈O （表示相反的含义）加以区别 ? 小圆圈当作非号，一条线两端同时加上或消去 小圆圈逻辑功能不变 ? 一条线上小圆圈从一端可移到另一端，其逻辑 功能不变 ? 在一个逻辑符号的输入端和输出端同时加上 （或去掉）小圆圈，并将加小圆圈的门如是与 门改为或门，如是或门改为与门，其逻辑功能 不变（42）开门状态： 满足一定条件时，电路允 门(电子开关)许信号通过? 开关接通 。关门状态：条件不满足时，信号通不 过 ? 开关断开 。（43）Vcc RK开------VO输出高电平，对应“1”VO KK合------VO输出低电平，对应“0”Vcc?V?V 0V10在数字电路中，对电压值为多少并不重要， 只要能判断高低电平即可。（44）开关接通正向导通：二极管 反向截止： 开关 作用 三极管 （C,E) 饱和区： BE C 开关接通 C 开关断开截止区： 开关断开 BE（45）§2.2 门电路的实现1. 分立元件门电路体积大、工作不可靠 需要不同电源 各种门的输入、输出电平不匹配 缺点2. 集成电路TTL型门电路输入和输出端结构都采用半导体晶体管（TTL： Transistor-Transistor Logic） 优点是开关速度较高，抗干扰能力较强，带负载的 能力也比较强，缺点是功耗较大（46）3. 集成电路MOS型门电路 金属-氧化物-半导体场效应管MOS( Metel-Oxide-Semiconductor Field Effect Transister ) 1. 工艺简单，集成度高优点2. 电压控制元件，静态功耗小 3. 允许电源电压范围宽（3?18V） 4. 扇出系数大，抗噪声容限大缺点：工作速度比TTL低扇出系数：与非门电路输出能够驱动同类门的个数（47）§2.3 集成电路IC在一块半导体基片上制作出一个完整的逻辑电路 所需要的全部元件和连线。使用时接：电源、输 入和输出。数字集成电路具有体积小、可靠性高、 速度快、而且价格便宜的特点。 逻辑门数10个以下：小规模集成电路 ( Small Scale Integration :SSI ) 逻辑门数10～99个：中规模集成电路 （Medium Scale Integration :MSI ) 逻辑门数100～9999个：大规模集成电路 （ Large Scale Integration :LSI ) 逻辑门数10000个以上：超大规模集成电路 （ Very Large Scale Integration :VLSI )（48）集成电路的类型二极管----晶体三极管逻辑门（DTL）集 成 逻 辑 双极型 晶体三极管----晶体三极管逻辑门 （TTL） 射极耦合逻辑门 （ECL） 集成注入逻辑门电路 （ I L ） N沟道MOS门 (NMOS)2门 单极型(MOS型)P 沟道MOS门 (PMOS)互补MOS门 (CMOS)（49）TTL门电路及改进74系列74xx 74LSxx 74Sxx 74ALSxx 74ASxx 74Fxx 普通标准TTL 低功耗肖特基TTL 肖特基TTL(抗饱和) 先进低功耗肖特基TTL 先进肖特基TTL 高速TTL（50）74LS00 4个2输入与非门VCC 3A 14 13 3B 3Y 4A 4B 4Y74LS20 2个4输入与非门VCC 2A 2B NC 2C 2D 2Y 14 13 12 11 10 9 81211 109874LS00 1 2 3 4 5 6 7 1 2 374LS20 4 5 6 71A1B 1Y2A 2B 2Y GND1A 1B NC 1C 1D 1Y GND 74LS20 的引脚排列图（51）74LS00 的引脚排列图74LS04 6个反相器+VCC R4 100Ω T4 T5VCC 4A 4Y 5A 5Y 6A 6Y 14 13 12 11 10 9 8Y1 2 374LS04 4 5 6 71A 1Y 2A 2Y 3A 3Y GND（52）74LS02 4个2输入或非门+VCCR4VCC 3Y 3B 3A 4Y 4B 4A 14 13 12 11 10 9 8T4Y1 2 374LS02 4 5 6 751Y 1B 1A 2Y 2B 3A GND（53）§2.4 OC门集电极开路的逻辑门（Open Collector)问题：TTL与非门能否直接线与？A B C D & AB E & EF 1 A G能否“线与”？&E&BFCDEFGC&FG ? E ? F ? AB ? CDD答案：TTL与非门不允许直接线与（54）OC门可以实现“线与”功能。 UCC & F1 & RL符号 &FA B A BFF2 & F3F=F1F2F3?惯用F国标输出端要接上拉负载电阻 RL RL 和UCC 可以外接（55）OC门的应用? 实现“线与”逻辑功能 ? 实现电平转换C 例如，把输出高电平转换为10V时，可将外 接的上拉电阻接到10V电源上? 用做驱动器C 用OC门来驱动指示灯，继电器和脉冲变压 器等? 实现总线传输（56）§2.5 三态门（TS门）?正常输出端有两种状态 ?高电平状态 ?低电平状态 ?三态门具有第三种状态 ?高阻状态（悬空状态、禁止状态） ?输出阻抗很高（相当于与其他电路无关） ?不是高电平，也不是低电平 ?具有一个控制端 ?控制端无效，输出高阻状态（57）三态门的符号及功能表符号 使能端 低电平 起作用 功能表A B&FE?0F ? ABE ? 1 输出高阻E符号 使能端 高电平 起作用功能表 FA B&EE ?1F ? AB输出高阻（58）E?0三态门的用途 三态门主要作为TTL电路与总线间的接口电路。公 用 总 线E1０１ E2 ０ E3工作时，E1、E2、 E3分时接入高电平（59）三态门 (两输入与非)A B&A BEA B&E国标E三态缓冲器 A E反相器 高电平有效国外 F A FF AAFE反相器 低电平有效E同相器 高电平有效E同相器 低电平有效（60）3.组合逻辑电路§3.1 概述 §3.2 编码器 §3.3 译码器§3.4 加法器 §3.5 数据选择器（61）§3.1 概述组合 逻辑电路 逻 辑 电 路 时序 逻辑电路 功能：输出只取决于 当前的输入。组成：门电路，不存在 记忆元件。功能：输出取决于当 前的输入和原 来的状态。 组成：组合电路、记 忆元件。（62）组合电路的研究内容：给定 分析： 逻辑图分析得到 逻辑功能 画出 逻辑图给定 设计： 逻辑功能设计（63）§3.2 编码器所谓编码就是赋予选定的一系列二进制代码以 固定的含义。一、二进制编码器二进制编码器的作用：将一系列信号状态编制成 二进制代码。 n个二进制代码（n位二进制数）有2 种 n 不同的组合，可以表示2 个信号。n（64）例：用与非门组成三位二进制编码器。---八线-三线编码器 设八个输入端为I1?I8，八种状态， 与之对应的输出设为F1、F2、F3，共三 位二进制数。 设计编码器的过程与设计一般的组合 逻辑电路相同，首先要列出状态表（即真 值表），然后写出逻辑表达式并进行化简， 最后画出逻辑图。（65）真值表I1 0 1 1 1 1 1 1 1 I2 1 0 1 1 1 1 1 1 I3 1 1 0 1 1 1 1 1 I4 1 1 1 0 1 1 1 1 I5 1 1 1 1 0 1 1 1 I6 1 1 1 1 1 0 1 1 I7 1 1 1 1 1 1 0 1 I8 1 1 1 1 1 1 1 0 F3 0 0 0 0 1 1 1 1 F2 0 0 1 1 0 0 1 1 F1 0 1 0 1 0 1 0 1F1 ? I2 ? I4 ? I6 ? I8 ? I 2I 4I 6I 8F2 ? I 3I4I7I8F3 ? I5I6I7I8（66）F1 ? I2 ? I4 ? I6 ? I8 ? I 2I 4I 6I 8F3 ? I5I6I7I8F3&F2 ? I 3I4I7I8F2&F1&I1 I2 I3 I4 I5 I6 I7 I88-3 编码器逻辑图（67）§3.3 译码器译码是编码的逆过程，即将某二进制翻译成电 路的某种状态。一、二进制译码器二进制译码器的作用：将n种输入的组合译成2 n 种电路状态。也叫n---2 线译码器。译码器的输入―― 一组二进制代码n译码器的输出―― 一组高低电平信号（68）&Y3A1&Y2A0 输入 控制端&&输出Y1Y0S2-4线译码器74LS139的内部线路（69）74LS139的功能表S1 0 0 0 0A1 X 0 0 1 1A0 X 0 1 0 1Y0Y1Y2Y31 0 1 1 11 1 0 1 11 1 1 0 11 1 1 1 0DC‖表示低电平有效。（70）74LS139管脚图U cc2S2A0 2A1 2Y0 2Y1 2Y 22Y 32S2A0 2A1 2Y0 2Y1 2Y 2 2Y 31S1A0 1A1 1Y0 1Y1 1Y2 1Y31S1A0 1A1 1Y0 1Y1 1Y2 1Y3 GND一片139种含两个2-4译码器（71）例：利用线译码器分时将采样数据送入计算机。总 线三态门EA三态门EB三态门EC三态门EDABY0Y1 Y 22-4线译 码器CY3DA0 A1S（72）工作原理：（以A0A1=00为例）总 线脱离总线 数 据三态门EA三态门EB三态门EC三态门EDA0BY0Y1 Y 22-4线译 码器全为1 CY3DA0 A1S0 0（73）3位二进制译码器真值表A2 0 0 0 0 1 1 1 1 A1 0 0 1 1 0 0 1 1 A0 0 1 0 1 0 1 0 1 Y0 1 0 0 0 0 0 0 0 Y1 0 1 0 0 0 0 0 0 Y2 0 0 1 0 0 0 0 0 Y3 0 0 0 1 0 0 0 0 Y4 0 0 0 0 1 0 0 0 Y5 0 0 0 0 0 1 0 0 Y6 0 0 0 0 0 0 1 0 Y7 0 0 0 0 0 0 0 1输入：3位二进制代码 输出：8个互斥的信号（74）逻辑表达式?Y0 ? A2 A1 A0 ? ?Y1 ? A2 A1 A0 ? ?Y2 ? A2 A1 A0 ?Y3 ? A2 A1 A0 ? ? ?Y4 ? A2 A1 A0 ? ?Y5 ? A2 A1 A0 ?Y ? A A A 2 1 0 ? 6 ?Y7 ? A2 A1 A0 ?Y7 & Y6 &逻辑图Y5 & Y4 &3 线-8 线译码器Y3 & Y2 & Y1 & Y0 &1 A21 A11 A0电路特点：与门组成的阵列（75）集成二进制译码器74LS138VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y0 Y1 Y2 Y3 Y4 Y5Y6　Y716151413 12 11 74LS138109Y0 A0Y1Y2Y3Y4 Y5Y6　Y774LS138 6 7 8 A1 A2 STB STC STA12345A0A1 A2 (a)G2A G2B G1 引脚排列图Y7 GNDA0A1 A2 (b)G2A G2B G1 逻辑功能示意图Y A2、A1、A0为二进制译码输入端， 7 ~ Y0为译码输出端（低电平 G G G 有效），G1、 2 A 、 2 B 为选通控制端。当G1＝1、 2 A ? G2 B ? 0 时， G2 A ? G2时，译码器处于 译码器处于工作状态；当G1＝0、 B ?1 禁止状态。（76）G2 ? G2 A ? G2 B输 使 G1 × 0 1 1 1 1 1 1 1 1 能 入 选 A2 A1 择 A0真值表输 出G21 × 0 0 0 0 0 0 0 0Y71 1 1 1 1 1 1 1 1 0Y61 1 1 1 1 1 1 1 0 1Y51 1 1 1 1 1 1 0 1 1Y41 1 1 1 1 1 0 1 1 1Y31 1 1 1 1 0 1 1 1 1Y21 1 1 1 0 1 1 1 1 1Y11 1 1 0 1 1 1 1 1 1Y01 1 0 1 1 1 1 1 1 1（77）×　×　× ×　×　× 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1输入：自然二进制码输出：低电平有效§3.4 加法器举例：A=1101, B=1001， 计算A+B。加法运算的基本规则： (1) 逢二进一。 1 1 0 1 + 1 0 0 1 1 0 0 11 0 1 1 0用半加器实现(2) 最低位是两个数最低位的叠加，不需考虑进位。(3) 其余各位都是三个数相加，包括被加数、加数 和低位来的进位。 用全加器实现(4) 任何位相加都产生两个结果：本位和、向高位 的进位。（78）一、半加器半加运算不考虑从低位来的进位设：A---加数；B---被加数；S---本位和；C---进位 真值表A 0 0 1 1 B 0 1 0 1 C 0 0 0 1 S 0 1 1 0S ? AB ? AB ? A ? B C ? AB（79）逻辑图S ? AB ? AB ? A ? B C ? ABA B=1S& 逻辑符号 Ai BiC半加器 (HA)惯用符号Si CiAi Bi∑COSiCi+1国标符号（80）二、全加器：输入：Ai---加数；Bi---被加数；Ci---低位的进位输出：Si---本位和；Ci+1---进位Ai0 0 0 0 1 1 1 1逻辑符号 全加器 (FA)惯用符号真值表 Bi Ci Si Ci+10 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1Ai Bi CiSi Ci+1Ai Bi Ci∑CI COSiCi+1（81）国标符号§3.5 数据选择器从一组数据中选择一路信号进行传输的电路， 称为数据选择器，又叫多路开关，简称MUX （Multiplexer） 控制信号A0 A1输 入 信 号D3 D2 D1 D0W输 出 信 号数据选择器类似一个多投开关。选择哪一路信 号由相应的一组控制信号控制。（82）一位数据选择器：从n个一位数据中选择一个数据。 m位数据选择器：从n个m位数据中选择一个数据。 A 控制信号 X3 Y3 W3X2Y2 Y1 Y0 n=2 , m=4 X1 X0W3 W3 W3四 二 选 一 选 择 器（83）四选一集成数据选择器74LS153 控制端 功能表A1 ? 0 0 1 1其中输入 A0 ? 0 1 0 1E1 0 0 0 0输出 W 0 D0 D1 D2 D3E ：为1E 或 2E ，低电平有效。选择端A1 A0 ：为两个4选1数据选择器共用。（84）4.时序逻辑电路§4.1 概述 §4.2 基本 RS 触发器 §4.3 常用触发器§4.4 寄存器和计数器 §4.5 PLD简介（85）§4.1 概述在数字电路中，凡是任一时刻的稳定 输出不仅决定于该时刻的输入，而且还和 电路原来的状态有关者，都叫做时序逻辑 电路，简称时序电路。时序电路的特点：具有记忆功能。时序电路的基本单元：触发器。. X . Y. . . 组合逻辑电路 . .Z存储功能. . .W（86）触发器的功能：形象地说， 它具有“一触即发”的 功能。在输入信号的作用下，它能够从一种状 态 ( 0或1 )转变成另一种状态 ( 1或0 )。 触发器的特点：有记忆功能的逻辑部件。输出状态 不只与现时的输入有关，还与原来的输出状态 有关。 触发器的分类： 按功能分：有R-S触发器、D型触发器、 JK触发器、T型等； 按触发方式划分：有电平触发方式、主从 触发方式和边沿触发方式 。（87）§4.2 基本 RS 触发器反馈Q反馈Q两个输出端& aRD& b两个输入端SD正是由于引入反馈，才使电路具有记忆功能 !（88）输入RD=0, SD=1时 若原状态：Q ? 0 Q ? 1Q置“0‖！ 若原状态：Q ? 1QQ?01 1& a0 0 & b 0Q0 1& a0RD1 0 & bQ0RD1 SD 111 SD 1Q 输出仍保持： ? 0 Q ? 1输出变为：Q ? 0 Q ? 1（89）输入RD=1, SD=0时 若原状态：Q ? 0 Q ? 1Q置“1‖ ！若原状态： Q ? 1QQ?01 0& a 1RD0 1 & b1Q0 0& a 1RD1 1 & b 1Q0 SD 00 SD 0输出变为：Q ? 1 Q ? 0输出保持： ? 1 Q ? 0 Q（90）输入RD=1, SD=1时 若原状态：Q ? 1Q保持！ 若原状态：Q ? 0QQ?0Q?10 0& a1RD1 1 & b 1Q1 1& a 1RD0 0 & b 0 1Q0SD 1SD1输出保持原状态：Q?1 Q?0输出保持原状态： Q?0 Q?1（91）输入RD=0, SD=0时Q基本触发器的功能表 RD 1 0 1 0 SD Q Q 1 保持原状态 1 0 1 0 1 0 0 不定状态QQ11 & bQ& a0RDSD0输出：全是1注意：当RD、SD同时由0变 为1时，翻转快的门输出变为 0，另一个不得翻转。因此， 该状态为不定状态。复位端 R DS D 置位端（92）逻辑符号小结1. 触发器是双稳态器件，只要令RD=SD=1， 触发器即保持原态。稳态情况下，两输出 互补。一般定义Q为触发器的状态。 2. 在控制端加入负脉冲，可以使触发器状态变化。 SD 端加入负脉冲，使Q＝1，SD 称为“置位” 或“置1‖端。RD 端加入负脉冲，使Q＝0，RD 称为“复位”或“清0”端。（93）同步RS触发器QQ输出端QRD R C S SDQ a bRD直接清零端SD直接置位端c Rd SCP输入端D 同步 ”的含义：由时钟CP决定R、S能否对输出 端起控制作用。（94）直接清零端、置位端的处理：平时常 为 1RDQa bQ平时常 为 1SDc直接清零端d直接置位端RCPS（95）QQ 逻辑 符号QQR D R C S SDR D R C S SD逻辑 符号红色线无圆圈表示：“高 电平有效”，即 “ 只有 在时钟 CP＝1 时，它才表 现出应有的逻辑功能；如 果CP＝0，输出端 Q 则保 持原状态”绿色线有一个圆圈，表示： “低电平有效”，即 “ 只有在时钟 CP＝0 时， 它才表现出应有的逻辑功 能；如果CP＝1，输出端 Q 则保持原状态”（96）RC S 触发器的电路结构演变过程 由两个与非门构成基 本R－S触发器 由四个与非门构成同 步R－S触发器 由九个与非门构成主 从R－S触发器公共结构让其接受 时钟控制克服 空翻（97）§4.3 常用触发器1. D触发器（D锁存器）功能表D 0 1 Qn+1 0 1CPD Q逻辑符号QQRD D C SD结论：Qn+1 = DD触发器的输出波形Q（98）触发器的触发方式触发方式？研究翻转时刻与 时钟脉冲间的关系电位触发方式正电位触发 CP=1 期间翻转 电位触 发 负电位触发 CP=0 期间翻转（99）边沿触发方式为了免除CP=1期间输入控制电平不许改变 的限制，可采用边沿触发方式。其特点是：触 发器只在时钟跳转时发生翻转，而在CP＝1或 CP＝0期间，输入端的任何变化都不影响输出如果翻转发生在上升沿就叫“上升沿触发” 或“正边沿触发”。如果翻转发生在下降沿就 叫“下降沿触发”或“负边缘触发”（100）正沿触发CP 0 1 ? ?D ? ? 0 1Qn+1 Qn Qn 0 1边沿触发的D触发器功能表触发方式在逻辑符号中的表示：QC D负沿 触发QQQC D正沿 触发（101）2. JK触发器J 0 0 1 1功能表K 0 1 0 1 Qn+1 Qn 0 1Qn逻辑符号QQRD K C J SDJK触发器的功能小结： 1. 当J=0、K=0时，具有保持功能；2. 当J=1、K=1时，具有翻转功能； 3. 当J=0、K=1时，具有复位功能； 4. 当J=1、K=0时，具有置位功能。（102）§4.4 寄存器寄存器是计算机的主要部件之一，它用 来暂时存放数据或指令。1 数码寄存器Q3& &Q2&Q1&Q0 取数 脉冲QQ DQQ DQQ DQQ DCLR A3 A2 A1接收 脉冲 ( CP ) A0（103）四位数码寄存器正边沿 触发VCC 8Q 8D 7D 7Q 6Q 6D 5D 5Q 时钟20 19 18 17 16 15 14 13 12 117 4 L S 3 7 41 2 3 4 5 6 7 8 9 10输出 1Q 1D 2D 2Q 3Q 3D 4D 4Q GND 控制 低电平 有效八D寄存器 ：三态输出 共输出控制 共时钟（104）2 移位寄存器所谓“移位”，就是将寄存器所存各位数据， 在每个移位脉冲的作用下，向左或向右移动一位。 根据移位方向，常把它分成三种：左移右移 寄存器 (b)寄存器(a)双向 移位 寄存器 (c)（105）3 计数器?计数器的作用记忆输入脉冲的个数；用于定时、分频、产 生节拍脉冲及进行数字运算等等。?计数器的分类按工作方式分：同步计数器和异步计数器 按功能分：加法计数器、减法计数器和可逆计数器 按计数器的计数容量(或称模数)来分：各种不同的计数器，如二进制计数器、十进制计数 器、二－十进制计数器等等（106）§4.5 PLD简介可编程逻辑器件（Programmable Logic Device） PLD的基本结构输 入输 入 电 路输入项…与 门 阵 列与项或 门 阵 列或项输 出 电 路…输 出PLD的主体是由与门和或门构成的与阵列和或阵列， 因此，可利用PLD来实现任何组合逻辑函数。GAL还可用于实现时序逻辑电路。（107）PLD的类型? PROM(可编程ROM)与门阵列固定，或门阵列可编程? PLA (可编程逻辑阵列)与门阵列和或门阵列都可编程? PAL (可编程阵列逻辑)与门阵列可编程，或门阵列固定，有多种输出和反馈结构? GAL (通用阵列逻辑)在PAL和PLA基础上，具有可擦除、可重新编程的能力? ISP(在系统可编程)器件可以在用户自己设计的目标系统上，为实现预定逻辑功能 而对逻辑器件进行编程或改写（108）大规模集成电路分类?非用户定制电路，即通用集成电路 ?全用户定制电路，即专用集成电路ASIC （Application Specific Integrated Circuit）为了满足各种特殊应用要求而生产的集成电路?半用户定制电路（通常归为ASIC的一个分支）厂家生产标准的半成品（具有通用性），再由用户根 据要求进行适当处理（实现特定功能） 可编程逻辑器件PLD （PLD：Programmable Logic Device）是广泛应用的半用户定制电路（109）练习题1. 逻辑代数有哪三种基本运算？其运算规 则是什么？ 2. 何谓“异或”门，写出其逻辑表达式、 画出其电路符号、列出其真值表。 3. 化简下列逻辑函数Y ? A?B? A?B? A?B Y ? (A ? B ? C) ? (A ? B ? A ? C)4. 说明上升沿触发的D触发器的功能，画 出其电路符号（110）第2章教学要求-3? ? ??? ? ?掌握数字信号的特点 掌握逻辑与、或、非的逻辑关系，以及它们的逻辑表 达式、真值表、逻辑符号、运算规则 熟悉与非、或非、异或的逻辑规律、表达式和逻辑符 号 理解逻辑变量、逻辑电路（数字电路）、逻辑代数 （布尔代数）的概念 掌握逻辑代数的基本运算规则和运算规律（定律）： 交换律、结合律、分配律、反演定理 熟悉用真值表、逻辑表达式、逻辑电路图表达逻辑函 数的方法，了解卡诺图的作用 掌握简单的逻辑化简方法（最简与或式）111郑州大学软件学院 ?计算机组织与结构 ?2006级第2章教学要求-4?? ?? ???理解门电路、正逻辑和负逻辑的概念，掌握三态门的 特点、用途和电路符号 区别组合逻辑电路和时序逻辑电路 掌握编码器、译码器、加法器、数据选择器（多路开 关）的作用 熟悉触发器的特点、基本RS触发器的功能和逻辑符号 理解同步时钟、高电平有效、低电平有效的含义 掌握D触发器的功能和逻辑符号，熟悉电平触发和边 沿触发的区别 了解数码寄存器、移位寄存器、计数器、PLD的作用郑州大学软件学院 ?计算机组织与结构 ?2006级112
更多搜索：
All rights reserved Powered by
文档资料库内容来自网络，如有侵犯请联系客服。}