MIPI display standards for mobile Internet
devicesThe latest display interface aids handheld
designsBY ALLEN TUNGCalifornia Micro DevicesMilpitas, CAAs mobile Internet devices gain in popularity,
more and more manufacturers are competing to design the latest and
greatest products. Low power has always been the main concern for
handheld devices, and this includes their display electronics.
Intel is supplying a majority of processors for these devices,
according to market research firm iSuppli. To replace the
traditional, cumbersome RGB parallel bus, Intel makes both LVDS and
MIPI DSI interfaces available in the latest release of the
Moorestown processor.MIPI DSI (Mobile Industry Processor Interface,
Display Serial Interface) is the latest display standard for
portable handheld devices. With a scalable data-lanes
configuration, the interface is able to transfer data at 3 Gbits/s
and, with low differential swing voltage, the interface has very
low emission levels. ECC and CRC checksum embedded in the packets
allow the receiving client to perform error correction and
recovery.Implementation underwayDisplay manufacturers started device
implementation when MIPI DSI and DCS (Display Command Set)
standards were becoming more mature in the past year. Due to the
complexity of mixed-signal design, plus the uncertainty of the
volume demand ramp-up time, only a few MIPI-integrated displays are
available to manufacturers of mobile Internet devices. Initially,
most display manufacturers preferred to use a display bridge
solution, which converts a high-speed serial interface to a
conventional parallel RGB interface, to test the market reaction of
the product before committing to integrate both the MIPI client and
the display in one unit.MIPI supports two display standards:* DSI video mode
(see Fig. 1a). This operating mode
is similar to a traditional RGB the host is required to
constantly refresh the display client. Instead of using dedicated
digital signals to signify synchronization information, these
signals and RGB data are represented in packet formats and
transmitted over the MIPI bus. Because the host is required to
refresh the display periodically, the display does not need a frame
buffer.* DCS command
mode (see Fig. 1b). The MIPI
host sends pixel data stream to the display using the display
command set packets. The display should have a full frame buffer to
store all pixel data. Once the data is in the display’s
frame buffer, the timing controller fetches data from the frame
buffer and puts on the display autonomously. The MIPI host is not
required to refresh the display constantly.(a) MIPI video-mode operation block
diagram. (b) MIPI DCS command-mode block diagram.Pros and cons of the modesEach operating mode has its pros and cons, based
on cost and power consumption. Video-mode display architecture cuts
the cost of the frame buffer. However, the host constantly sends
DSI video packets in high-speed mode, consuming a significant
amount of average power.Ideally, when display content does not change
(or does not change frequently), the system’s central
processor should switch to low-power mode, and the link between the
processor and the display should be activated as needed. Because of
this host-refresh requirement, part of the central processor and
memory interface needs to remain active, and this could cause the
system not to reach its best power budget.On the other hand, the command-mode display
architecture allows the display to refresh itself directly from the
full frame buffer. However, integrating a full frame buffer on a
display system is always costly, especially for a high-resolution
display that is demanded by most consumers today. This results in a
large interface chip die size. Display manufacturers might also
need to have the display controller implemented with a specific
amount of frame buffer for each display resolution.For both video-mode and command-mode display
architectures, it is usually necessary to program the display
controller register settings to accommodate different display
resolutions, aspect ratios, and operating modes. MIPI does not
define any standard protocol to access these internal registers, so
different display manufacturers have come out with their own
manufacturer-specific commands.To eliminate the hassle of developing various
vendor-specific codes, certain vendors prefer the display to be
able to self-initialize to a working state such that the MIPI host
does not need to configure the display. In this case, the display
usually has a PROM with the parameters. This is a convenient
feature, and the PROM also occupies a significant amount of space
on the silicon.Main considerationsFor best overall system area utilization, device
manufacturers also need to consider the following:* They should integrate high-efficiency LDO
power supplies internally. Only one commonly available external
voltage input should be connected to the display system.* For a device generating clock frequencies
based on an internal PLL, an external reference clock input is
often required. This reference clock input can range from 32 kHz to
several megahertz. D-PHY is a scalable, low-power, high-speed
physical layer on which several MIPI interface standards will be
based. Some D-PHY timing parameters also require a reference clock
as a measurement unit. Combining the reference clock usage, a clock
in the tens-of-megahertz range is a more practical frequency.
Usually an internal oscillator generates a very-low-frequency clock
as the reference clock feeding to the PLL, which will multiply this
to the target frequency for the display controller’s
D-PHY logic. ■For more on display intefacing, visit .
Learn more about
Related Articles
to comment on the article&>&&>&MIPI接口资料
xilinx mipi接口解决方案；lattice mipi接口解决方案；mipi接口通信协议；OV摄像头mipi接口调试手册
所需积分：26
下载次数：18
资源大小：1.67MB
上传时间：
上传者：dengxf01所需积分：2
下载次数：4
资源大小：1.59MB
上传时间：
上传者：dengxf01所需积分：2
下载次数：22
资源大小：1.53MB
上传时间：
上传者：dengxf01所需积分：2
下载次数：2
资源大小：108KB
上传时间：
上传者：dengxf01所需积分：2
下载次数：7
资源大小：1.28MB
上传时间：
上传者：dengxf01所需积分：2
下载次数：7
资源大小：73KB
上传时间：
上传者：dengxf01所需积分：2
下载次数：4
资源大小：400KB
上传时间：
上传者：dengxf01所需积分：2
下载次数：11
资源大小：170KB
上传时间：
上传者：dengxf01所需积分：2
下载次数：6
资源大小：226KB
上传时间：
上传者：dengxf01所需积分：2
下载次数：18
资源大小：1.19MB
上传时间：
上传者：dengxf01所需积分：2
扫描微信二维码精彩活动、课程更新抢先知
$album->title ?>
所需积分：26
剩余积分：
您当前C币：0
可兑换下载积分： 0
兑换下载分：
兑换失败，您当前C币不够，请先充值C币
消耗C币：0
你当前的下载分为 。前去下载资源
VIP会员免积分下载
会员到期时间：
剩余下载次数：
你还不是VIP会员
开通VIP会员权限，免积分下载
所需积分：26
剩余积分：
你下载资源过于频繁，请输入验证码
您因违反CSDN下载频道规则而被锁定帐户，如有疑问，请联络:!
积分不够下载该资源
如何快速获得积分？ 上传我的文档
 下载
 收藏
毕业于医学院校，在医院工作，有相对丰富的护理经验
 下载此文档
正在努力加载中...
MIPI video mode 和 command mode 的区别(4页)
下载积分：1500
内容提示：MIPI video mode 和 command mode 的区别(4页)
文档格式：DOC|
浏览次数：17|
上传日期： 05:07:28|
文档星级：
全文阅读已结束，如果下载本文需要使用
 1500 积分
下载此文档
该用户还上传了这些文档
MIPI video mode 和 command mode 的区别(4页)
官方公共微信mipi介绍；MIPI将彻底改变移动产品设计方式；MIPI联盟定义了一套接口标准，把移动设备内部的；未来的产品都将朝着移动的方向发展，例如智能手机、；当然每种产品各有不同；当许多人听到和硅片有关的IP时，他们的条件反射就；随着时间的推移，涌现出了许许多多的接口标准，例如；多种不同的标准不利于设备接口的互联互通，也限制了；至于并行接口，通常摄像头传感器要涉及1
MIPI将彻底改变移动产品设计方式
MIPI联盟定义了一套接口标准，把移动设备内部的接口如摄像头、显示屏、基带、射频接口等标准化，从而增加设计灵活性，同时降低成本、设计复杂度、功耗和EMI。
未来的产品都将朝着移动的方向发展，例如智能手机、数码相机、摄像机、平板电脑、媒体播放器、游戏机等，这些产品需要能执行多任务，包括处理多个不同的传感器如麦克风、图像传感器、磁罗盘、三轴加速度计和精细的触摸屏等，它们也要能够扑捉、处理及播放高清晰度的音频、视频和图像，能通过WiFi或者2G/3G/4G网络上网冲浪，以及能够支持GPS导航和移动定位服务(LBS)。
当然每种产品各有不同。为了更好地说明问题，我们假设这样一个常见的由电池供电的系统(移动设备)，它包括一个应用处理器、一些存储器、数字摄像头和麦克风等传感器、显示屏和扬声器等输出设备、一个基带芯片和一个射频(RF)芯片。在一些情况下，除了像传感器和输出设备等外围设备外，许多这些功能模块可能会被集成到一个SoC中，要不就是用一个或多个SoC以增加现有应用处理器的能力。无论怎样，最终这个产品都需要用到某种芯片与芯片、传感器与芯片以及芯片与显示器之间的通信机制。
当许多人听到和硅片有关的IP时，他们的条件反射就是：它应该是像微处理器(ARM、MIPS)或者数字信号处理器(DSP)内核一样酷的东西。然而除了这些重要的内核外，奋战在第一线的设计工程师们知道，构建他们SoC非常重要的IP中，其实很多是用来实现接口应用的。
随着时间的推移，涌现出了许许多多的接口标准，例如UART协议、I2C、I2S、SPI、SDIO等，同时也出现了各种与摄像头传感器和显示器相关的并行接口，多种不同的接口标准导致了设计时的混乱。移动设备的设计人员在设计某个功能系统时，可能得处理多达五种相互有冲突的专用物理层接口。
多种不同的标准不利于设备接口的互联互通，也限制了产品开发者的选择。例如有时无法用一个更便宜的传感器来替代现有的，因为两者常常是基于不同的接口标准。
至于并行接口，通常摄像头传感器要涉及10路以上信号，而显示器则涉及到多达20路甚至更多，这么多路信号可能导致传输拥塞。另外并行连接器的费用、大小、重量都得考虑；还有一个是可靠性，因为每个信号和节点都可能是导致故障的原因。另外，随着技术的发展，硅片正不断缩小，也就意味着移动设备的芯片会被封装得越来越轻小，而这样的封装会用到的输入输出引脚更少，使得并行接口更缺乏吸引力。
为了解决移动设备中的这些问题，在2003年，一些企业联合组建了MIPI(移动行业处理器接口)联盟。联盟的目的是制定一套用于移动设备和消费类电子产品的接口标准，使这些设备的接口既能增加带宽、提高性能，同时又能降低成本、复杂度、功耗以及EMI。MIPI主要针对下列系统部分：图像子系统(摄像头和显示器)；存储子系统；无线子系统；电源管理子系统；低带宽子系统(音频、键盘、鼠标、蓝牙)。
有一点很重要，MIPI并不是一个单一的接口或协议，而是包含了一套协议和标准，以满足各种子系统独特的要求。传统接口一般都与多个物理层相关，与此不同的是，MIPI接口只在需要时连接到D-PHY或者M-PHY这两个物理层之上。下面我们将介绍已经在开发或者即将开发的MIPI主要标准，还会讨论到一些关于选择MIPI IP的注意事项。
CSI-2、DSI和D-PHY标准
MIPI涵盖很多方面，对新手来说很难把所有东西都理解清楚，所以我们先从摄像头串行接口(CSI)和显示器串行接口(DSI)说起。目前发布的CSI-2和DSI都要求最多不超过6路信号，信号数的多少则取决于设计者使用的线路数。另外CSI-2和DSI共享一个名为D-PHY的通用物理层接口，这样设计是为了提高速率、降低功耗和EMI(如图1)。
特别要注意用于连接D-PHY和高层协议的物理层协议接口(PPI)的连接方式，后文会介绍设计人员从不同的IP供应商中选择MIPI IP时需要考虑的各种事项。
不同的系统处理多任务会采用不同的方式，这点很重要。拿摄像头传感器来说，一些传感器是直接把未经处理的数据传给应用处理器/SoC，让它来完成后期的处理；而有些传感器则是先进行数据的预处理然后把处理后的结果传给应用处理器/SoC。CSI-2可以处理诸如此类的各种不同情况。
并且，虽然CSI-2和DSI都是串行方式传递数据，但他们都保存着与数据流相关的实时信息。例如DSI会包含类似V-Sync和H-Sync信息的事件数据。
另外值得提的其他两个MIPI标准是SLIMbus(串行低功耗芯片间媒介总线)和HSI(高速同步串行接口)。SLIMbus是一个低功耗、低速率外围总线，它支持多路时钟/采样率，用于处理控制信号和音频通道等。它可以直接取代现有的I2C和I2S接口，且与这两者的组合使用相比，SLIMbus能提供更多功能并降低功耗。而HSI则是为SLIMbus和CSI-2、DSI接口之间提供中级带宽能力的通用接口。
基于M-PHY的MIPI协议
前面已经讨论过了，原先的MIPI物理层是D-PHY，但在行业中已经开始向名为M-PHY的下一代物理层过渡。这两个物理层要么提供高速信号，要么提供低功耗信号。M-PHY使用更少的引脚，但是能提供更多的选择和更灵活快速的信号传输，传输速率可达6GB/Sec。与CSI-2和DSI在D-PHY层之上的概念一样，各种高层协议共享M-PHY，如图2所示。
统一协议(UniPro)规范为移动设备等消费电子产品内部设备和元器件之间的互联定义了一个分层协议，它适用于包括应用处理器、协处理器、调制解调器等器件以及像控制信号、批量数据传输、打包流等数据传输。
UFS(Universal Flash Storage)接口为移动设备中的非易失性存储器(NVM)提供一个简单的标准接口，是一个JEDEC标准中的低层协议，它使用MIPI标准作为子集。
CSI-3和DSI-2协议分别是CSI-2和DSI协议的下一代版本。新版本将支持更高的带宽和分辨率，以适用于3D摄像机和3D显示器等新兴应用产品。
LLI(Low Latency Interface)接口提供芯片间低延时通信，而高速低功耗DigRFv4接口则用于应用处理器/SoC和基带IC、基带IC和RF IC之间的连接。另外，SSIC(SuperSpeedInterChip)规范正在开发中，它由USB 3.0开发组和MIPI联盟一同开发，目的是将高速USB 3.0引入芯片内部通信中，且只需更少的引脚和更低功耗，并允许使用现有的USB驱动(此接口目前正在定义中)。
根据IP Nest预计，到%智能手机都会使用MIPI标准。MIPI也不只限于在移动市场中使用，而是会变成整
个消费类电子产品的标准，只要这类产品带有应用处理器和一大堆外围设备。根据InStat预计，2016年各种消费类电子产品和电脑设备中有70%的产品都将使用MIPI标准。
Arasan提供完整MIPI IP解决方案，帮助客户实现MIPI化
当选择IP的时候，设计工程师最大的顾虑就是互操作性(例如某个供应商提供的IP能不能与另一个供应商提供的IP一起工作)、集成的简易性、系统的性能和稳定性。如图1的CSI-2和DSI，一些IP供应商提供CSI-2发送器，但另一些提供CSI-2接收器，有些供应商则两者都提供。DSI设备和主机控制器也有这样的情况。事实上，现实世界中情况可能会复杂得多。因为有些IP供应商只提供数字部分IP，而D-PHY IP只能从别的供应商获得，而有些IP供应商则只提供D-PHY或者M-PHY，但对接口的数字部分却了解得不多。这样的问题就是，在关于图1所做的讨论中已经提到，数字IP模块通过PPI与D-PHY通信，但这个接口只是可选的并且取决于判读，总之结果可能会不够好。
另一个需要考虑的就是和主IP核相随的IP验证(VIP)的质量。IP供应商一般都构建IP核和相应的VIP，一个潜在的问题就是接口规范并不总是能100%被理解的，于是会产生这样的结果：某一极端情况下可能会在IP中引入一个非标准的判读(甚至有可能是溢出错误)，然后就会产生为验证这个错误的VIP。为了改正这个问题，虽然Arasan有生成和使用自己的VIP，但还使用其他领先供应商的VIP来复查核对IP。
Arasan可提供现有的所有MIPI标准数字IP和模拟PHY，包括CSI-2、DSI、SLIMbus和HIS，以及D-PHY和M-PHY，而除了IP还有RTL(用于数字部分)和GSDII(用于模拟模块)。Arasan提供完整的MIPI IP解决方案也即提供RTL/GDSII、ESL、TLMs(传输层模型)、VIP、软件驱动和堆栈以及参考设计和全套硬件开发工具(HDKs)和平台。
作为这个领域的专家，除了MIPI IP外，Arasan还提供不同架构方案的咨询服务，如在一个特别应用中如何选择最优的线路数。另外，Arasan还让开发IP的工程师直接为客户提供技术支持。
三亿文库包含各类专业文献、各类资格考试、高等教育、外语学习资料、文学作品欣赏、应用写作文书、专业论文、行业资料、mipi介绍56等内容。　
　MIPI接口协议简介_信息与通信_工程科技_专业资料。MIPI简介MIPI 接口简介 (Mobile...MIPI协议详细介绍 31页 免费 MIPI协议 31页 免费 常用显示接口简介:I2C、...... 　手机摄像头 MIPI 技术介绍 宁波舜宇光电信息有限公司 徐永松 随着客户要求手机摄像头像素越来越高,同时要求高的传输速度,传统的并口传输越来越受 到挑战。提高并口... 　MIPI DSI 协议介绍_计算机软件及应用_IT/计算机_专业资料。MIPI DSI 一、MIPI MIPI(移动行业处理器接口)是 Mobile Industry Processor Interface 的缩写。MIPI (... 　串行时钟与数据差分传输的过渡时间关系如下: 各个时间参数需要满足以下的要求: UI 的值: 数据与时钟的相位关系: 根据前面文章:mipi 差分信号原理 介绍。 CLKp ... 　MIPI接口的优点_电子/电路_工程科技_专业资料 暂无评价|0人阅读|0次下载|举报文档 MIPI接口的优点_电子/电路_工程科技_专业资料。MIPI接口,介绍,优点... 　LVDS接口与MIPI接口_电子/电路_工程科技_专业资料。LVDS接口,MIPI接口,LVDS interface,MIPI interface,相关介绍 LVDS 接口与 MIPI 接口 MIPI (Mobile Industry ... 　MIPI (Mobile Industry Processor Interface) 是 2003 年由 ARM, Nokia, ST ,...MIPI__协议详细介绍 31页 3下载券
mipi 协议(附图) 29页 免费 MIPI... 　MIPI接口(转) _信息与通信_工程科技_专业资料。介绍MIPI接口 MIPI 接口(转) MIPI 的液晶数据传输中涉及到是 DWG(Display Working Group)工作组,该工作组提出 了... 　MIPI DSI 协议介绍分类: linux 21:52 6717 人阅读 评论(1) 收藏 举报 一、MIPI MIPI(移动行业处理器接口)是 Mobile Industry Processor Interface ...Android驱动（31）
首先来讲第一个话题LCD RAM
最近魅族论坛和小米论坛最火的话题之一莫过于LCD RAM,当然小米最近后院起火,导致售后/投诉才是最火的.
何为LCD RAM?
LCD 是指字面意思是液晶显示屏(Liquid Crystal Display), 而RAM: 随机存取存储器(Random-Access Memory),两者完全是风马牛不相及的东西。
下图是一个标准的LCD的爆炸图(不含TP)，请注意图中红色mark的地方:控制IC--
LCD的大脑。所谓的LCD RAM自然是指此大脑是否包含RAM.
题外话&不感兴趣的可以跳过此节&
这个小东西占整个模组&不含TP&的大约8%~15%，也就是说以目前单片4.5的720P的IPS价格大致为200左右，这个IC的价格大约为16~30之间。&这个只是我估算出来的，还有待考证&。占整个手机成本比例其实算是很低了只有1%左右。当然同规格的IC是否内置RAM，的确价格方面会有差异，但是不会相差太多。目前产品同质化的严重的条件下产品的竞争力更多的表现为企业的采购力和成本控制能力。apple就是一个好的例子，最好的东西，最低的价格，当然一定是最大的量,甚至很多企业不惜亏本也要接apple的案子，原因有二：一是苹果能帮助企业一起提升制程能力，另外一方面，需要借助apple提升自己的形象。&不好意思扯的远了点&。
回到正题。
LCD是否需要RAM?
既然说到这里,我不得不澄清,这个狗血剧情并非新话题,其实在N久以前非高速产品&QVGA分辨率下的MTK产品时代&就一直存在此现象.这就好比N版的神雕侠侣,剧情不变,每一版的主演都在变.想当初一个年轻力壮的RGB和妖艳冻人貌美如花的如花:CPU一起当然要上演些狗血的激情.而现今廉颇老矣,尚能饭的自然只有MIPI.当然MIPI一人扮两角,搞2P是是万万不可的.因为这个主演的MIPI是一家之主,有N多小妾,其中两个一个被称为DSI和DCS。
下面我来正式介绍以上几个联袂激情演出的主角.大家热烈欢迎.
手机的器件很多，但主体无非是屏幕，主板，电池，外壳，最为核心的自然是主板和屏幕，屏幕与主板处理器之间的必然会有接口才能交换数据，我们称之为interface（数据接口）。
时间回到07年Iphone一代发布以前，主流手机尺寸还是2.2，分辨率大致QVGA,普通非智能手机平台如MTK/英飞凌/高通等都只有CPU接口(也写成MPU/MCU)，若要采用RGB接口的大屏，则要添加一个CPU接口到LCD RGB接口的转换芯片。除此以外还有SPI,VSYNC,MDDI,MIPI等；
我重点说下，MCU(CPU),RGB interface。因为这个才是关系RAM的存在与否的关键。
CPU和RGB是两种不同的接口,简单的来讲:
CPU模式下,LCD controller是直接内置于LCD屏中的,这是所谓的Smart Display Panel,驱动程序只通过MPU数据总线将Data送到LCD的RAM中,至于显示到LCD中就直接交给内置的controller吧.
RGB模式下,就必须使用外部的controller,一般是指(手机或其他外部处理器)CPU自带,此时的LCD就是所谓的Dumb Display Panel(Dummy屏),数据必须通过点,行,帧时钟等由CPU自带controller去控制驱动数据显示到LCD上.
下面我简单用示意图来描述下这两者的差异.
速度上的较量:
这是两种不同的数据传输方式,一般来讲RGB接口传输数据要比CPU接口来的更快.因为对于LCD Driver IC而言,通过CPU interface,数据必须要先送至Driver IC内置的RAM,然后再由Driver IC内置的controller显示在LCD上.而相比之下RGB方式是通过接口直接往LCD上送data显示.说到底此两方案都需要一个RAM去暂存待发Data,只不过CPU是将GRAM做在Driver
IC中,而RGB则需要接口转换IC(一般芯片中会集成此功能,内置GRAM.)但是不得不将这里所指的时间快慢只是以毫秒去计算的,人的感知根本无法对此作出判断.
优劣势的较量:
一般来说RGB更适用用以前所谓的大屏,QVGA/VGA,小屏(小于1.8寸)一般使用CPU interface.这个跟功耗基本上没有关系如果一定要扯到功耗比较,那么只能说同等驱动电压以及驱动尺寸下理论上CPU方式耗电更大,因为外置RAM的缘故.而CPU模式控制简单,无需时钟和同步信号,相比之下的RGB模式客制化程度更高.但是对开发端而言稍显复杂,并不是简单的下command的方式就能实现显示功能.
下面我们的故事进行到新版的狗血剧情中:MIPI阵营.(想了解MIPI的可以自行百度)
MIPI好比大户人家,MIPI就是一家之主的地主黄世仁.下面有无数小妾,DSI,DSC恰是其中两个.这两个各有所长,你可以认为,他们一个长的漂亮迷死了黄老爷,一个功夫厉害,爽死了黄老爷.总之结果就是和黄老爷搞上了.
以下内容来源网络。
DSI(Video Mode)视频模式.
这种工作模式与传统RGB接口相似，主机需要持续刷新显示器。由于不使用专用的数据信号传输同步信息，控制信号和RGB数据是以报文的形式通过MIPI总线传输的。因为主机需要定期刷新显示器，显示器就不需要帧缓冲器。这才MX
LCD不需要RAM的关键原因。
DCS(Command mode)命令模式
MIPI总线控制器使用显示命令报文来向显示器发送像素数据流。显示器应该有一个全帧长的帧缓冲器来存储所有的像素数据。一旦数据被放在显示器的帧缓冲器中，定时控制器就从帧缓冲器中取出数据，并自动把它们显示在屏幕上。MIPI总线控制器不需要定期刷新显示器。
两种模式的优缺点
& && &&&在成本和功耗方面，每个工作模式都有优点和缺点。视频模式显示架构无须帧缓冲器。然而，主机定期以高速模式发送DSI视频报文却消耗了大量的平均能量。
& && &&&在理想情况，当显示内容不改变时（或不经常改变时），显示系统的中央处理器就应该切换到低功耗模式，而处理器和显示器之间的链路会在需要的时候激活。由于主机定期刷新的需要，部分中央处理器和存储器接口也需要保持激活状态，这可以使系统不会达到最好的功率预算。
& && &&&另一方面，命令模式显示架构允许显示器直接对整个帧缓冲器进行自刷新。然而，在显示器中集成全帧长帧缓冲器总是需要成本的，特别是今天的大多数用户所需求的高分辨率显示器。这就要求接口芯片有更大的管芯尺寸。显示器制造商也不得不为每种显示分辨率提供具有特定容量帧缓冲器的显示控制器。
& && &&&对于视频模式和命令模式显示架构，通常都需要对显示控制器的寄存器编程来设置相应的显示分辨率、外观比率和工作模式。MIPI并不定义任何标准协议来访问这些内部寄存器，因此，不同的显示器制造商可以定制自己专用的命令集。
& && & 为了摆脱不同制造商专用显示命令之间的冲突，有些制造商更愿意让显示器能够自己进行初始化，以使显示器不需要MIPI主机控制器的配置就可以正常工作。在这种情况下，显示器通常有一个存储显示参数的PROM存储器。这是非常方便的，但PROM也占据了比较大的存储器空间。
看完上面这一段，应该会有人明白了。其实这只是两种方式而已，都是把手机处理器的数据传送到LCD上，并显示出来，结果都是一样。正如魅族工程师所言，目前的处理器完全能够应付，RAM是多次一举。
下面就部分网友提出的为何9100和IP4内置RAM的事情进行澄清.
& && & 首先是9100,我没有找到9100的资料,但我不相信9100上市产品在使用command mode,这样的方式虽然节省端口的数据量,但是存在刷新频率低,并且这么高的分辨率以及亮度的产品,肯定会导致filker闪烁出现.并且以9100的处理器,同时为两块WVGA的产品video mode的刷新完全没有压力.
& && & 其次是IP4,IP4驱动IC的确内置RAM.但是却未使用在产品端.下面我来举证.
& && & 这是IP4/IP4S的测试开发板.
看图中,大家可以比对下网上的拆机图片,确认下是不是apple的模组?
& && & 此测试系统使用的是solomon SSD2825的MIPI芯片使用video mode点亮的.我拿到的datasheet并非正式版,(其实SSD2805完全可以驱动Apple的模组,只是必须以command mode,)因为此产品为3lane产品,而SSD2805只能支持2lane,最大带宽无法满足video mode,而SSD2825支持4lane,最高分辨率可以支持到;
& && &下面看我在SSD2825 Datasheet中的截图.
& && & 此IC同时支持Dumb display panel 和Smart display panel.而对我们MX的处理器更不用说,其实**的处理完全支持(个人猜想),那么为什么**没有这样做呢.肯定是降低开发难度,不需要在LCD接口调试上花费太多精力,但缺点也显而易见,可能偶尔会出现屏幕延时的现象.
& && &&再来讨论下IP4为何内置LCD RAM,首先IP4内置RAM这个毋庸置疑,但是内置不代表他在使用,原因有二:一是对Apple这样走量的客户,订单随便都是上千万,这样的量,内置和不内置价格基本无异.二来,Apple是不做亏本生意的,那么RAM是干嘛用的,答案就是For工厂端的测试使用,众所周知,使用command mode的时候,对带宽要求较低,从某种意义上来讲,对LCD工厂端测试机的要求相应也会降低.apple虽然是暴利企业,但是不得不说他很会供应商打成一片,帮助供应商一起降低成本,等于变相的降低自己的成本.
原帖地址：/viewthread.php?tid=3058847&page=1#pid
转自http://blog.csdn.net/DICKJTK/article/details/8451845
&&相关文章推荐
参考知识库
* 以上用户言论只代表其个人观点，不代表CSDN网站的观点或立场
访问：22912次
排名：千里之外
转载：69篇
(4)(9)(13)(10)(5)(19)(4)(4)(1)(2)}