verilog_分频器_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
verilog_分频器
上传于||文档简介
&&v​e​r​i​l​o​g​_​分​频​器
阅读已结束，如果下载本文需要使用5下载券
想免费下载本文？
你可能喜欢基于verilog分频器的实现_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
基于verilog分频器的实现
上传于||文档简介
&&详​解​v​e​r​i​l​o​g​分​频​器​的​的​设​计
阅读已结束，如果下载本文需要使用1下载券
想免费下载本文？
下载文档到电脑，查找使用更方便
还剩4页未读，继续阅读
你可能喜欢1704人阅读
FPGA技术（1）
1KHz=1ms=1微秒=1/1000秒
1MHz=1us=1微秒=1/1000000秒
10MHz=1/10us=0.1us
20MHz=1/20us=0.05us
50MHz=1/50us=0.02us
1GHz=1ns=1纳秒=1/秒
频率f扩大多少n倍nf，周期T就除以n倍T/n，单位参考标准单位；
0.1us=50/5
1us=1MHz=50/50 log2 25 = &5
10us=100KHz=50/500 log2 250 = 8
100us=10KHz=50/5000 log2 2500 = 12
1ms=1KHz=50/50000 log2 25000 = 15
10ms=100Hz=50/500000
log2 250000 = 18
100ms=10Hz=50/5000000 log2 2500000 = 22
1s=1Hz=50/ log2
分频原理（只针对偶数适用，偶分频）
以50分频为例
计数器从0-24记25次跳变一下，一个周期是由“0电平25次”+“1电平25次”；
即，将原有的50个脉冲转换为1个脉冲，实现了50分频；
module liushuideng01(CLK_50M, CLK_1us, CLK_10us, CLK_100us,&&CLK_1ms, CLK_10ms, CLK_100ms, CLK_1s);
input CLK_50M;
output CLK_1
output CLK_10
output CLK_100
output CLK_1
output CLK_10
output CLK_100
output CLK_1s;
reg CLK_10
reg CLK_100
reg CLK_10
reg CLK_100
reg CLK_1s;
reg [5:0] &CLK_counter_1
reg [8:0] &CLK_counter_10
reg [12:0] CLK_counter_100
reg [15:0] CLK_counter_1
reg [18:0] CLK_counter_10
reg [22:0] CLK_counter_100
reg [25:0] CLK_counter_1s;
always @ (posedge CLK_50M)
if(CLK_counter_1us == 50/2-1)
CLK_counter_1us &= 0;
CLK_1us &= ~CLK_1
CLK_counter_1us &= CLK_counter_1us + 1;
always @ (posedge CLK_50M)
if(CLK_counter_10us == 500/2-1)
CLK_counter_10us &= 0;
CLK_10us &= ~CLK_10
CLK_counter_10us &= CLK_counter_10us + 1;
always @ (posedge CLK_50M)
if(CLK_counter_100us == )
CLK_counter_100us &= 0;
CLK_100us &= ~CLK_100
CLK_counter_100us &= CLK_counter_100us + 1;
always @ (posedge CLK_50M)
if(CLK_counter_1ms == )
CLK_counter_1ms &= 0;
CLK_1ms &= ~CLK_1
CLK_counter_1ms &= CLK_counter_1ms + 1;
always @ (posedge CLK_50M)
if(CLK_counter_10ms == -1)
CLK_counter_10ms &= 0;
CLK_10ms &= ~CLK_10
CLK_counter_10ms &= CLK_counter_10ms + 1;
always @ (posedge CLK_50M)
if(CLK_counter_100ms == -1)
CLK_counter_100ms &= 0;
CLK_100ms &= ~CLK_100
CLK_counter_100ms &= CLK_counter_100ms + 1;
always @ (posedge CLK_50M)
if(CLK_counter_1s == -1)
CLK_counter_1s &= 0;
CLK_1s &= ~CLK_1s;
CLK_counter_1s &= CLK_counter_1s + 1;
参考知识库
* 以上用户言论只代表其个人观点，不代表CSDN网站的观点或立场
访问：24231次
排名：千里之外
原创：18篇
(1)(2)(1)(5)(4)(9)【图文】EDA技术与Verilog_HDL(潘松)第四章课后习题答案_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
评价文档：
EDA技术与Verilog_HDL(潘松)第四章课后习题答案
上传于||文档简介
&&E​D​A​技​术​与​V​e​r​i​l​o​g​_​H​D​L​(​潘​松​)​第​四​章​课​后​习​题​答​案
大小：899.00KB
登录百度文库，专享文档复制特权，财富值每天免费拿！
你可能喜欢Verilog计数分频_百度文库
两大类热门资源免费畅读
续费一年阅读会员，立省24元！
Verilog计数分频
上传于||暂无简介
阅读已结束，如果下载本文需要使用0下载券
想免费下载更多文档？
下载文档到电脑，查找使用更方便
还剩4页未读，继续阅读
你可能喜欢}