FPGA的种类：FLASH&based与SRAM&based
FPGA厂商可以提供两种主要的FPGA技术：Flash和SRAM。表面上看来，这两种FPGA技术具有&相似的特性和性能：都可以进行在系统编程，都具有较高的性能，系统门的密度都可达1M以上。但实际上，这两种技术具有很大的差异。
---相比基于SRAM的器件而言，基于Flash的可重编程器件的主要优势在于其具有非易失性的特性。基于Flash的FPGA采用Flash编程单元来控制FPGA内部的开关逻辑门。
---基&于Flash的FPGA编程单元是单管结构，而基于SRAM的FPGA采用六管SRAM单元进行开关控制，并且其开关本身还要占用一个传输门。在系统每次&加电时，我们必须从某个外部器件中加载SRAM&FPGA的配置信息。而基于Flash的FPGA是单芯片结构，在加电之前其配置就是有效的，从而大大节约了成本。
---从系统的角度来看，基于Flash的FPGA具有更高的性，硬件出错的几率更小，并能够通过公共网络实现性远程升级，经过现场处理即可实现产品的升级换代。这种性能减少了现场解决问题所需的昂贵开销。
---在Flash器件中集成小型的NVM（nonvolatile&memory，非易失性）模块可以在某些消费电子和汽车电子应用中实现授权技术。这种NVM可以存储通信所需的密钥，或者针对基于广播的系统实现机顶盒设备的串行化。
---可重编程的NVM模块在90nm逻辑SRAM工艺下是无法实现的，并且所有的SRAM&FPGA厂商也不提供这种模块。将单独的NVM模块集成到SRAM阵列中是可行的，但是将其他工艺下的NVM模块集成到90nm&SRAM工艺中却极具挑战性。
---此外，可重编程的NVM在编程时需要一定的电压，因此SRAM用户必须从外部提供这种电压。基于Flash的FPGA（例如的ProASIC3）采用内部电荷泵进行编程，不需要集成NVM模块，而基于SRAM的FPGA通常缺乏这种功能。
---公司推出的&ProASIC3/E&FPGA工作频率可达350MHz，小规模器件（30&000门）的起价仅为1.50美元（250&000个）。
---Flash&器件（例如的ProASIC3/E）的工作频率可达350MHz，利用率超过95%，而SRAM&FPGA一般能够达到的利用率仅为70%到75%。Flash&FPGA在加电时没有像SRAM&FPGA那样大的瞬间高峰电流，并且SRAM&FPGA通常具有较高的静态功耗和动态功耗。
---例如，一块40万门的基于&Flash的FPGA需要20mA的静态电流，然而同等规模的基于SRAM的FPGA所需的电流达5倍之多。SRAM&FPGA的功耗问题往往迫使系统设计者不得不增大系统供电电流，并使得整个设计变得更加复杂。Flash&FPGA的功耗特性与ASIC和ASSP十分类似，减少了对电源供电的需求。
单片成本与系统成本的对比
---要想立足于瞬息万变的市场，工程师们所需的方案必须具有像FPGA那样的灵活性和快速变换的能力，同时还要具有像传统ASIC那样较低的单片成本、性、加电有效性和功耗优势。
---作&为价格市场中的一个范例，如表2所示。公司推出的基于Flash的FPGA&ProASIC3&在30&000门集成度下的售价仅为1.5美元（250&000个），其4倍集成度的器件价格也不超过5美元（500&000个）。而基于SRAM的FPGA在10美元以内只能提供2～3倍的器件密度，同等单片器件的价格达到了与ASIC价格相近的5美元左右。
---在增大了系统成本的基础上，SRAM&FPGA通常还需要额外的支撑电路。除了使用自举PROM或微控制器来加载SRAM&FPGA配置数据之外，设计者通常还必须采用SRAM断电检测设备来确保系统的可靠性。
---在&最新的90nm工艺下制造的基于SRAM的FPGA还必须满足严格的加电规范以及苛刻的电源容差，这通常都要使用电源定序设备。在很多应用中，我们必须使&用外部的时钟分布设备来处理系统的时钟管理任务，因为SRAM&FPGA的加电配置延迟使其内部的PLL/DLL电路无法完成时钟管理任务。
---采用Flash器件进行设计时只需要一种1.5V的电压，而SRAM器件的内核需要1.2V的电压，器件配置需要2.5V的电压。对Flash&FPGA经过一次编程之后，它们就不再需要配置电压了，并且其内核与I/O都可以工作在1.5V电压之下。
---总而言之，基于SRAM的FPGA所需的外部支撑电路成本在3～20美元之间。SRAM系统的额外开销有可能超过芯片的单片价格，更不用说还要耗费可靠性维护、库存管理和设计负责性等软件开销了。
目前绝大部分FPGA都采用查找表（Look Up
Table，LUT）技术，如Altera的ACEX、APEX、Cyclone、Stratix系列，Xilinx的Spartan、Virtex系列等。这些FPGA中的最基本逻辑单元都是由LUT和触发器组成的。
查找表简称为LUT，本质上就是一个RAM。目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后，FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM。这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出该地址对应的内容，然后输出即可。
由于LUT主要适合SRAM工艺生产，所以目前大部分FPGA都是基于SRAM工艺的。而SRAM工艺的芯片在掉电后信息就会丢失，因此需要外加一片专用的配置芯片。在上电的时候，由这个专用配置芯片把数据加载到FPGA中，FPGA就可以正常工作。少数FPGA产品采用反熔丝或Flash工艺，掉电后配置信息不会丢失，因此这种FPGA芯片不需要外加的专用配置芯片。
FPGA的编程技术
目前，市场上有三种基本的FPGA编程技术：SRAM、反熔丝、Flash。其中，SRAM是迄今为止应用范围最广的架构，主要因为它速度快且具有可重编程能力，而反熔丝FPGA只具有一次可编程（One
Programmable，OTP）能力。基于Flash的FPGA是FPGA领域比较新的技术，也能提供可重编程功能。基于SRAM的FPGA器件经常带来一些其他的成本，包括：启动PROMS支持安全和保密应用的备用电池等等。基于Flash和反熔丝的FPGA没有这些隐含成本，因此可保证较低的总系统成本。
基于SRAM的FPGA器件
这类产品是基于SRAM结构的可再配置型器件，上电时要将配置数据读入片内SRAM中，配置完成就可进入工作状态。掉电后SRAM中的配置数据丢失，FPGA内部逻辑关系随之消失。这种基于SRAM的FPGA可以反复使用。
反熔丝FPGA
采用反熔丝编程技术的FPGA内部具有反熔丝阵列开关结构，其逻辑功能的定义由专用编程器根据设计实现所给出的数据文件，对其内部的反熔丝阵列进行烧录，从而使器件实现相应的逻辑功能。这种器件的缺点是只能一次性编程；优点是具有高抗干扰性和低功耗，适合于要求高可靠性、高保密性的定型产品。
基于Flash的FPGA
在这类FPGA器件中集成了SRAM和非易失性EEPROM两类存储结构。其中SRAM用于在器件正常工作时对系统进行控制，而EEPROM则用来装载SRAM。由于这类FPGA将EEPROM集成在基于SRAM工艺的现场可编程器件中,
因而可以充分发挥EEPROM的非易失特性和SRAM的重配置性。掉电后，配置信息保存在片内的EEPROM中，因此不需要片外的配置芯片，有助于降低系统成本、提高设计的安全性。
在芯片制造技术方面，有别于其它常见的SRAM&FPGA芯片，Actel采用了独门的Flash&FPGA技术，从而使自己的产品具备非常鲜明的特点。尽管，目前业内80%的FPGA都基于SRAM架构，这一架构可以采用标准的SRAM工艺,可以集成更多的晶体管,实现更高的性能，并且发展到40nm工艺阶段。但是采用130nm技术的Flash&FPGA仍然在市场上独树一帜。
采用Flash结构的FPGA，在低功耗、安全性、可靠性等方面具有更大优势。正是由于其在安全可靠性方面的优势，Actel牢牢占据军事、航空航天领域的头把交椅。
更多关于Actel的Flash FPGA的介绍可以参考“Actel FGPA技术专题讲座(1-
4):Actel FPGA的特点”
已投稿到：
以上网友发言只代表其个人观点，不代表新浪网的观点或立场。FPGA有哪些分类_百度知道
FPGA有哪些分类
提问者采纳
目前市场上FPGA芯片主要来自Xilinx公司和Altera公司。这两家公司占据了FPGA 80%以上的市场份额，其他的FPGA厂家产品主要是针对某些特定的应用。比如，Actel公司主要生产反融丝结构的FPGA，哗氦糕教蕹寄革犀宫篓以满足应用条件极为苛刻的航空、航天领域产品。
为您推荐：
fpga的相关知识
等待您来回答
下载知道APP
随时随地咨询
出门在外也不愁2293人阅读
&wire表示直通，即只要输入有变化，输出马上无条件地反映；reg表示一定要有触发，输出才会反映输入。 &&&&&&& 不指定就默认为1位wire类型。专门指定出wire类型，可能是多位或为使程序易读。wire只能被assign连续赋值，reg只能在initial和always中赋值。wire使用在连续赋值语句中，而reg使用在过程赋值语句中。&&&&&&& 在连续赋值语句中，表达式右侧的计算结果可以立即更新表达式的左侧。在理解上，相当于一个逻辑之后直接连了一条线，这个逻辑对应于表达式的右侧，而这条线就对应于wire。在过程赋值语句中，表达式右侧的计算结果在某种条件的触发下放到一个变量当中，而这个变量可以声明成reg类型的。根据触发条件的不同，过程赋值语句可以建模不同的硬件结构：如果这个条件是时钟的上升沿或下降沿，那么这个硬件模型就是一个触发器；如果这个条件是某一信号的高电平或低电平，那么这个硬件模型就是一个锁存器；如果这个条件是赋值语句右侧任意操作数的变化，那么这个硬件模型就是一个组合逻辑。&&&&&&& 输入端口可以由wire/reg驱动，但输入端口只能是wire；输出端口可以使wire/reg类型，输出端口只能驱动wire；若输出端口在过程块中赋值则为reg型，若在过程块外赋值则为net型。用关键词inout声明一个双向端口, inout端口不能声明为reg类型，只能是wire类型；输入和双向端口不能声明为寄存器类型。&&&&& 简单来说硬件描述语言有两种用途：1、仿真，2、综合。对于wire和reg，也要从这两个角度来考虑。1. 从仿真的角度来说，HDL语言面对的是编译器（如Modelsim等），相当于软件思路。这时：wire对应于连续赋值，如assignreg对应于过程赋值，如always，initial2. 从综合的角度来说，HDL语言面对的是综合器（如DC等），要从电路的角度来考虑。这时：1、wire型的变量综合出来一般是一根导线；2、reg变量在always块中有两种情况：(1)、always后的敏感表中是（a or b or c）形式的，也就是不带时钟边沿的，综合出来还是组合逻辑(2)、always后的敏感表中是（posedge clk）形式的，也就是带边沿的，综合出来一般是时序逻辑，会包含触发器（Flip－Flop）在设计中，输入信号一般来说你是不知道上一级是寄存器输出还是组合逻辑输出，那么对于本级来说就是一根导线，也就是wire型。而输出信号则由你自己来决定是寄存器输出还是组合逻辑输出，wire型、reg型都可以。但一般的，整个设计的外部输出（即最顶层模块的输出），要求是寄存器输出，较稳定、扇出能力也较好。
参考知识库
* 以上用户言论只代表其个人观点，不代表CSDN网站的观点或立场
访问：57806次
积分：1102
积分：1102
排名：千里之外
原创：54篇
转载：32篇
(9)(4)(2)(3)(7)(24)(7)(7)(23)FPGA风潮兴起
-半导体/零组件-连于慧
英特尔(Intel)以167亿美元购并现场可编程闸阵列(FPGA)大厂Altera，创下英特尔史上最大收购案，外界看好着眼于未来巨量资料(Big Data)和物联网(IoT)世代来临，FPGA芯片...
-半导体/零组件-连于慧
长期以来，现场可编程闸阵列(FPGA)以取代ASIC应用为目标耕耘，但进展十分缓慢，随著半导体摩尔定律(Moore's Law)出现瓶颈，先进制程开发成本升高后，很多ASIC技术仍留...
-半导体/零组件-庄瑞萌
英特尔(Intel)日前以167亿美元收购现场可编程闸阵列(FPGA)厂商Altera后，分析师认为，英特尔预计趁机在超大规模(hyperscale)服务器市场与云端市场在产品引进FPGA技术，...
-半导体/零组件-庄瑞萌
在1983年创立的Altera，自从2013年宣布推出第十代现场可程序化闸阵列(FPGA)产品Stratix 10后，当时除公布将采用英特尔(Intel)14纳米制程外，该公司日前进一步透露Strat...
热门报导 - 产业观察
在找出自家产品最常被问及的问题、满足客户在产品上面的疑问之后，接著比较进阶的，就是「公司想让客户知道什么」，并藉由影片来展示自家产品的优势。Video Marketing...
Market Place
本网站内之全部图文，系属于大椽股份有限公司所有，非经本公司同意不得将全部或部分内容转载于任何形式之媒体&&&DIGITIMES Inc. 版权所有}